致谢 | 第1-6页 |
中文摘要 | 第6-7页 |
ABSTRACT | 第7-13页 |
1 综述 | 第13-23页 |
·课题研究的背景与意义 | 第13-14页 |
·信道编码技术的发展与现状 | 第14-17页 |
·信道编码的发展 | 第14-16页 |
·LDPC码的特点 | 第16-17页 |
·数字电视行业的发展与现状 | 第17-20页 |
·数字电视 | 第17页 |
·数字电视地面广播 | 第17-18页 |
·移动多媒体广播 | 第18-19页 |
·数字卫星广播 | 第19-20页 |
·论文的主要工作与结构安排 | 第20-23页 |
2 LDPC码的译码算法 | 第23-37页 |
·LDPC码的基本原理 | 第23-24页 |
·软信息 | 第24-26页 |
·LDPC码的译码算法 | 第26-36页 |
·译码算法的发展 | 第26-27页 |
·Gallager译码算法 | 第27-28页 |
·BF译码算法及其改进算法 | 第28-29页 |
·BP译码算法及其改进算法 | 第29-34页 |
·译码算法的性能比较 | 第34-36页 |
·本章小结 | 第36-37页 |
3 数字电视传输标准及其 LDPC码的性能仿真 | 第37-61页 |
·数字电视传输标准及其 LDPC码的结构分析 | 第37-47页 |
·DMB-TH标准 | 第37-39页 |
·CMMB标准 | 第39-42页 |
·DVB-S2标准 | 第42-47页 |
·LDPC码的译码参数选择和性能仿真 | 第47-60页 |
·仿真模型及参数选择方案 | 第47-51页 |
·仿真结果及参数确定 | 第51-60页 |
·本章小结 | 第60-61页 |
4 数字电视传输标准中LDPC码译码器的设计与实现 | 第61-83页 |
·LDPC码译码器的结构设计 | 第61-69页 |
·整体结构设计 | 第64-66页 |
·校验节点更新模块 | 第66-67页 |
·比特节点更新模块 | 第67-68页 |
·存储器模块 | 第68-69页 |
·判决输出模块 | 第69页 |
·译码器的FPGA实现及编译仿真结果 | 第69-80页 |
·时序设计 | 第70-71页 |
·DMB-TH标准LDPC码译码器各模块实现 | 第71-76页 |
·CMMB标准LDPC码译码器的设计 | 第76-77页 |
·DVB-S2标准 LDPC码译码器的设计 | 第77-78页 |
·DMB-TH标准译码器的编译及仿真结果 | 第78-80页 |
·硬件平台的选择及FPGA芯片介绍 | 第80-82页 |
·本章小结 | 第82-83页 |
5 LDPC码编译码器测试平台的建立及其测试 | 第83-93页 |
·测试平台的建立 | 第83-88页 |
·MATLAB软件部分处理 | 第83页 |
·VB调试界面的设计与实现 | 第83-86页 |
·测试平台界面 | 第86-88页 |
·测试过程与测试结果 | 第88-92页 |
·编码器的测试 | 第88页 |
·译码器的测试 | 第88-92页 |
·本章小结 | 第92-93页 |
6 结论 | 第93-95页 |
参考文献 | 第95-99页 |
作者简历 | 第99-101页 |
学位论文数据集 | 第101页 |