| 摘要 | 第1-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 引言 | 第7-13页 |
| ·课题背景分析 | 第7-11页 |
| ·课题的研究工作 | 第11-13页 |
| 第二章 设计、验证语言及工具 | 第13-21页 |
| ·行为级建模语言SYSTEMC | 第13-15页 |
| ·硬件描述语言VERILOG HDL | 第15-16页 |
| ·仿真环境MODELSIM | 第16-21页 |
| 第三章 总体设计 | 第21-37页 |
| ·功能分析 | 第21-23页 |
| ·基于SYSTEMC 的参照模型及其验证平台的设计 | 第23-29页 |
| ·基于VERILOG HDL 的RTL 模型的设计 | 第29-33页 |
| ·混合语言验证平台的建立 | 第33-35页 |
| ·结果自比较模块的设计 | 第35-36页 |
| ·各部分模块整合 | 第36-37页 |
| 第四章 仿真调试 | 第37-44页 |
| ·基本仿真步骤 | 第37-39页 |
| ·单语言功能模型的调试 | 第39-42页 |
| ·混合语言功能模型的调试 | 第42-44页 |
| 第五章 性能及结果分析 | 第44-49页 |
| ·代码覆盖率分析 | 第44-46页 |
| ·代码结构分析 | 第46-49页 |
| 第六章 结论 | 第49-51页 |
| 参考文献 | 第51-54页 |
| 攻读硕士期间发表的相关论文 | 第54-55页 |
| 致谢 | 第55-56页 |
| 附录 | 第56-62页 |