| 第一章 绪论 | 第1-14页 |
| 1．1 课题的背景及方案的选择论证 | 第7-12页 |
| 1．1．1 微机总线和接口的概念 | 第7-8页 |
| 1．1．2 目前主流的微机总线和接口 | 第8-12页 |
| 1．1．2．1 PCI总线 | 第8-9页 |
| 1．1．2．2 USB总线 | 第9-11页 |
| 1．1．2．3 IEEE1394总线 | 第11-12页 |
| 1．1．2．4 上述总线的比较及本课题的选择 | 第12页 |
| 1．2 课题的主要任务 | 第12-13页 |
| 1．3 论文的结构安排 | 第13-14页 |
| 第二章 系统的硬件设计 | 第14-46页 |
| 2．1 PCI接口芯片及其内部FIFO的扩充 | 第14-25页 |
| 2．1．1 PCI9054简介 | 第14-23页 |
| 2．1．1．1 PCI9054的特点 | 第14-15页 |
| 2．1．1．2 PCI9054的外部接口 | 第15-16页 |
| 2．1．1．3 PCI9054的封装管脚 | 第16-17页 |
| 2．1．1．4 PCI9054的初始化 | 第17-21页 |
| 2．1．1．5 PCI9054的工作方式 | 第21-23页 |
| 2．1．2 数据的缓存 | 第23-25页 |
| 2．1．2．1 AL4CE205的特点 | 第23-24页 |
| 2．1．2．2 AL4CE205的结构 | 第24页 |
| 2．1．2．3 AL4CE205的管脚定义 | 第24-25页 |
| 2．2 干涉成像光谱数据的接收 | 第25-26页 |
| 2．3 干涉成像光谱数据的串／并转换 | 第26-28页 |
| 2．3．1 干涉成像光谱信号的时序 | 第26页 |
| 2．3．2 串／并转换电路的设计 | 第26-28页 |
| 2．4 CPLD的设计 | 第28-46页 |
| 2．4．1 串／并转换电路的设计 | 第29-33页 |
| 2．4．1．1 设计的改进 | 第31-33页 |
| 2．4．2 时序控制逻辑的设计 | 第33-42页 |
| 2．4．2．1 硬件描述语言HDL | 第34页 |
| 2．4．2．2 Verilog HDL简介 | 第34-35页 |
| 2．4．2．3 PCI9054 Local总线接口的信号时序 | 第35-38页 |
| 2．4．2．4 时序控制逻辑设计的时序仿真及结果分析 | 第38-42页 |
| 2．4．3 CPLD的整体设计及性能分析 | 第42-43页 |
| 2．4．4 CPLD的时间分析——基于EPM7064SLC84-10 | 第43-44页 |
| 2．4．5 CPLD的管脚与封装 | 第44-45页 |
| 2．4．6 CPLD与其他模块的电路连接 | 第45-46页 |
| 第三章 软件设计 | 第46-51页 |
| 3．1 Windows环境下驱动程序的种类 | 第46页 |
| 3．2 驱动程序的开发工具及其特点 | 第46-47页 |
| 3．3 Windows环境下PCI设备驱动程序的开发 | 第47-51页 |
| 第四章 结论及展望 | 第51-53页 |
| 参考文献 | 第53-56页 |
| 发表文章 | 第56-57页 |
| 致谢 | 第57-58页 |
| 附录A、串／并转换电路的原理图设计 | 第58-59页 |
| 附录B、时序控制逻辑的Verilog HDL代码 | 第59-60页 |
