| 中文摘要 | 第1-5页 |
| 英文摘要 | 第5-6页 |
| 第一章 绪论 | 第6-10页 |
| §1．1 可重组密码芯片设计的课题背景 | 第6页 |
| §1．2 使用HDL方法设计密码芯片的特点及其研究思路 | 第6-7页 |
| §1．3 芯片设计环境及其设计流程 | 第7-10页 |
| 第二章 基于可重组体系结构的密码芯片设计思想及其方法 | 第10-23页 |
| §2．1 密码算法简介 | 第10-15页 |
| §2．2 可重组体系结构设计思想 | 第15-18页 |
| §2．3 基于可重组体系结构的密码芯片设计方法及方案 | 第18-23页 |
| 第三章 功能模块设计及其电路结构 | 第23-32页 |
| §3．1 算法电路单元 | 第23-26页 |
| §3．2 译码电路及其可控节点寄存器堆设计 | 第26-27页 |
| §3．3 接口电路设计 | 第27-29页 |
| §3．4 主控模块设计 | 第29-32页 |
| 第四章 指令设计 | 第32-39页 |
| §4．1 设计背景 | 第32页 |
| §4．2 可控节点提取 | 第32-33页 |
| §4．3 基本系统环境 | 第33-34页 |
| §4．4 指令规格 | 第34页 |
| §4．5 指令功能 | 第34-35页 |
| §4．6 指令形态 | 第35-39页 |
| 第五章 可重组密码芯片设计的仿真 | 第39-41页 |
| §5．1 调试与仿真策略 | 第39页 |
| §5．2 仿真向量的构造 | 第39页 |
| §5．3 仿真结果与误差分析 | 第39-41页 |
| 第六 章密码芯片的综合、FPGA实现及其测试 | 第41-44页 |
| §6．1 综合策略选择 | 第41页 |
| §6．2 综合软件设置 | 第41-42页 |
| §6．3 综合结果的面积与速度 | 第42页 |
| §6．4 基于FPGA的综合及其实现 | 第42页 |
| §6．5 测试结果 | 第42-44页 |
| 第七章 论文结论 | 第44-45页 |
| 致谢 | 第45-46页 |
| 参考文献 | 第46-47页 |
| 附录 | 第47-61页 |
| 动态指令格式 | 第47页 |
| 显式指令格式 | 第47-61页 |
