减小MOSFET开关损耗的极间电容优化仿真研究
| 1 绪论 | 第1-13页 |
| 1．1 MOSFET的概述 | 第8-9页 |
| 1．2 PSPICE仿真软件功能介绍 | 第9-11页 |
| 1．3 课题来源 | 第11页 |
| 1．4 本文的主要研究工作 | 第11-13页 |
| 2 最优化方法及曲线拟合法 | 第13-20页 |
| 2．1 最优化方法—可行方向法 | 第13-15页 |
| 2．1．1 选取可行下降方向 | 第13-14页 |
| 2．1．2 确定步长因子 | 第14-15页 |
| 2．1．3 可行方向法的迭代步骤 | 第15页 |
| 2．2 最小二乘曲线拟合 | 第15-20页 |
| 2．2．1 最小二乘法 | 第15-18页 |
| 2．2．2 多项式拟合 | 第18页 |
| 2．2．3 曲线拟合步骤 | 第18-20页 |
| 3 MOSFET极间电容研究的确立 | 第20-28页 |
| 3．1 MOSFET极间电容 | 第20-23页 |
| 3．2 MOSFET动态特性 | 第23-26页 |
| 3．2．1 开关特性 | 第23-25页 |
| 3．2．2 栅极电荷特性 | 第25-26页 |
| 3．3 MOSFET功率损耗 | 第26-27页 |
| 3．4 小结 | 第27-28页 |
| 4 MOSFET输出电容的优化研究 | 第28-36页 |
| 4．1 引言 | 第28页 |
| 4．2 C_（oss）的充放电情况分析 | 第28-29页 |
| 4．3 由C_（oss）引起的附加能量损耗的计算 | 第29-31页 |
| 4．4 输出电容曲线的优化过程 | 第31-35页 |
| 4．5 小结 | 第35-36页 |
| 5 单管开关电路仿真测试 | 第36-50页 |
| 5．1 仿真参数的确定 | 第36-37页 |
| 5．2 仿真结果与计算结果 | 第37-49页 |
| 5．3 小结 | 第49-50页 |
| 6 DC-DC线路仿真测试 | 第50-65页 |
| 6．1 反激式DC-DC线路仿真 | 第50-57页 |
| 6．1．1 反激式DC-DC变换器电路 | 第50-51页 |
| 6．1．2 仿真结果 | 第51-57页 |
| 6．2 半桥DC-DC线路仿真 | 第57-64页 |
| 6．2．1 半桥DC-DC变换器电路 | 第57-58页 |
| 6．2．2 仿真结果 | 第58-64页 |
| 6．3 小结 | 第64-65页 |
| 7 结论 | 第65-68页 |
| 致谢 | 第68-69页 |
| 参考文献 | 第69-71页 |
| 作者在攻读硕士期间所发表的论文 | 第71页 |
