| 摘要 | 第1-4页 |
| Abstract | 第4-9页 |
| 1 绪论 | 第9-12页 |
| ·选题背景和国内外发展现状 | 第9-10页 |
| ·本文采用的方法 | 第10-11页 |
| ·完成的主要工作 | 第11-12页 |
| 2 伪码调相脉冲多普勒复合引信原理 | 第12-23页 |
| ·伪码调相引信原理 | 第12-14页 |
| ·脉冲多普勒引信原理 | 第14-16页 |
| ·伪码调相脉冲多普勒复合引信原理 | 第16-18页 |
| ·参数选择 | 第18-22页 |
| ·脉冲周期选择 | 第18-20页 |
| ·码元宽度选择 | 第20-21页 |
| ·码字长度的选择 | 第21-22页 |
| ·本章小结 | 第22-23页 |
| 3 系统仿真与分析 | 第23-38页 |
| ·用Simulink进行系统仿真 | 第23-29页 |
| ·搭建信号发生和调制部分框图 | 第23-25页 |
| ·搭建信号传播仿真框图 | 第25-26页 |
| ·搭建信号解调部分仿真框图 | 第26-27页 |
| ·搭建信号处理部分仿真框图 | 第27-28页 |
| ·搭建整个仿真系统框图 | 第28-29页 |
| ·伪码调相脉冲多普勒复合引信系统部分信号仿真分析 | 第29-33页 |
| ·基于仿真分析的多普勒频率提取方法研究 | 第33-37页 |
| ·本章小结 | 第37-38页 |
| 4 伪码调相脉冲多普勒复合引信系统部分硬件实现 | 第38-55页 |
| ·伪码调相脉冲多普勒复合引信系统硬件实现原理 | 第38页 |
| ·本振信号产生电路设计 | 第38-41页 |
| ·锁相环合成芯片ADF4360-0介绍 | 第39页 |
| ·环路滤波电路设计 | 第39-40页 |
| ·本振信号的CPLD控制程序设计 | 第40页 |
| ·本振信号的的硬件实现实物图以及实测频谱 | 第40-41页 |
| ·调制电路设计 | 第41-50页 |
| ·Xilinx公司XC9500系列CPLD概述 | 第42-43页 |
| ·m序列信号和脉冲控制信号的CPLD实现 | 第43-47页 |
| ·伪码调相脉冲多普勒复合引信系统调制电路设计 | 第47-50页 |
| ·伪码调相脉冲多普勒复合引信系统解调电路设计 | 第50-54页 |
| ·伪码调相脉冲多普勒复合引信系统解调原理 | 第50-51页 |
| ·解调电路设计 | 第51-52页 |
| ·放大与整形电路的设计 | 第52页 |
| ·功率放大器AD8353 | 第52-53页 |
| ·解调电路硬件实现 | 第53-54页 |
| ·本章小结 | 第54-55页 |
| 5 伪码调相脉冲多普勒复合引信抗干扰性能分析 | 第55-68页 |
| ·伪码调相脉冲多普勒复合引信抗干扰性能分析 | 第55-59页 |
| ·加性高斯白噪声分析 | 第55-56页 |
| ·加性高斯白噪声下伪码调相脉冲多普勒引信接收机的总调制制度增益 | 第56-59页 |
| ·伪码调相脉冲多普勒复合引信抗噪声调频干扰性能分析 | 第59-67页 |
| ·噪声调频信号分析 | 第59-63页 |
| ·噪声调频干扰下伪码调相脉冲多普勒引信接收机的总信干比增益 | 第63-66页 |
| ·伪码调相脉冲多普勒引信抗噪声调频干扰性能的影响因素分析 | 第66-67页 |
| ·本章小结 | 第67-68页 |
| 结束语 | 第68-69页 |
| 致谢 | 第69-70页 |
| 参考文献 | 第70-72页 |
