| 摘要 | 第1-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第11-16页 |
| ·研究背景及意义 | 第11-12页 |
| ·国内外研究现状 | 第12-14页 |
| ·本课题主要工作 | 第14-16页 |
| 第二章 超高速采集与实时处理系统结构 | 第16-37页 |
| ·引言 | 第16页 |
| ·采样与实时信号处理需求分析 | 第16-20页 |
| ·功能要求分析 | 第16-17页 |
| ·速度性能分析及器件选择 | 第17-20页 |
| ·系统结构设计 | 第20-23页 |
| ·电路功能模块组成 | 第20页 |
| ·FPGA片上系统设计 | 第20-22页 |
| ·上位机程序设计 | 第22-23页 |
| ·系统硬件电路实现 | 第23-36页 |
| ·电源模块 | 第23-24页 |
| ·FPGA配置模块 | 第24-26页 |
| ·DDR2 SDRAM模块 | 第26-28页 |
| ·PCI Express及Aurora协议接口模块 | 第28-32页 |
| ·PCB设计 | 第32-36页 |
| ·本章小结 | 第36-37页 |
| 第三章 时间交叉多通道采样实现超高速采集 | 第37-52页 |
| ·引言 | 第37页 |
| ·带通采样 | 第37-39页 |
| ·时间交叉多通道采样 | 第39-44页 |
| ·时间交叉多通道并行采样 | 第40页 |
| ·通道失配误差估计与纠正 | 第40-44页 |
| ·超高速采集的控制逻辑实现 | 第44-48页 |
| ·采样时钟控制 | 第44-46页 |
| ·ADC芯片控制 | 第46-47页 |
| ·采样数据缓存 | 第47-48页 |
| ·ADC性能测试 | 第48-50页 |
| ·本章小结 | 第50-52页 |
| 第四章 实时信号处理的FPGA实现 | 第52-67页 |
| ·引言 | 第52页 |
| ·频域脉冲压缩硬件实现 | 第52-57页 |
| ·FFT与IFFT实现 | 第52-56页 |
| ·频域相乘 | 第56-57页 |
| ·频域脉冲压缩性能分析 | 第57-60页 |
| ·处理速度 | 第57-58页 |
| ·可处理采样点数 | 第58-59页 |
| ·FFT运算数据位宽 | 第59-60页 |
| ·几种参量型恒虚警目标检测算法实现方案 | 第60-66页 |
| ·窄带雷达系统恒虚警检测 | 第60-64页 |
| ·宽带雷达系统恒虚警检测 | 第64-66页 |
| ·本章小结 | 第66-67页 |
| 第五章 结束语 | 第67-69页 |
| 致谢 | 第69-70页 |
| 参考文献 | 第70-74页 |
| 作者在学期间取得的学术成果 | 第74页 |