| 摘要 | 第4-6页 |
| Abstract | 第6-7页 |
| 第一章 绪论 | 第10-15页 |
| 1.1 研究的背景和意义 | 第10-12页 |
| 1.2 国内外研究现状 | 第12-13页 |
| 1.3 论文的主要工作 | 第13-15页 |
| 第二章 RRAM存储机理与建模 | 第15-29页 |
| 2.1 RRAM工作机理 | 第15-23页 |
| 2.1.1 整体效应 | 第16-19页 |
| 2.1.2 局部效应 | 第19-23页 |
| 2.2 双极性阻变存储器模型与仿真 | 第23-28页 |
| 2.2.1 基于MOS器件的阻变存储器模型 | 第23-25页 |
| 2.2.2 基于Verilog-A的阻变存储器模型 | 第25-28页 |
| 2.3 本章小结 | 第28-29页 |
| 第三章 RRAM读写电路和编程算法设计 | 第29-43页 |
| 3.1 阻变存储单元 | 第29-32页 |
| 3.1.1 1R型存储单元结构 | 第29-30页 |
| 3.1.2 1D1R型存储单元结构 | 第30-31页 |
| 3.1.3 1T1R型存储单元结构 | 第31-32页 |
| 3.2 RRAM的读写电路 | 第32-38页 |
| 3.2.1 阻变存储单元操作流程 | 第32-35页 |
| 3.2.2 阻变存储单元读电路设计 | 第35-37页 |
| 3.2.3 阻变存储单元写电路设计 | 第37-38页 |
| 3.3 RRAM编程算法设计 | 第38-42页 |
| 3.3.1 固定脉冲编程算法 | 第39页 |
| 3.3.2 编程脉冲宽度调制算法 | 第39-40页 |
| 3.3.3 编程脉冲宽度和脉冲高度调制算法 | 第40-42页 |
| 3.4 本章小结 | 第42-43页 |
| 第四章 RRAM灵敏放大器与译码电路设计 | 第43-57页 |
| 4.1 RRAM整体架构 | 第43-44页 |
| 4.2 灵敏放大器电路设计 | 第44-51页 |
| 4.2.1 传统灵敏放大器 | 第44-45页 |
| 4.2.2 改进型灵敏放大器 | 第45-47页 |
| 4.2.3 多预充电流采样灵敏放大器 | 第47-51页 |
| 4.3 译码器电路设计 | 第51-56页 |
| 4.3.1 译码器电路原理 | 第51-53页 |
| 4.3.2 高速译码器电路设计 | 第53-56页 |
| 4.4 本章小结 | 第56-57页 |
| 第五章 RRAM整体电路仿真 | 第57-62页 |
| 5.1 写操作仿真 | 第57-59页 |
| 5.2 读操作仿真 | 第59-61页 |
| 5.3 本章小结 | 第61-62页 |
| 第六章 总结与展望 | 第62-64页 |
| 6.1 设计总结 | 第62页 |
| 6.2 工作展望 | 第62-64页 |
| 参考文献 | 第64-69页 |
| 图表目录 | 第69-71页 |
| 致谢 | 第71页 |