| 摘要 | 第7-8页 |
| Abstract | 第8页 |
| 第一章 绪论 | 第9-12页 |
| 1.1 研究背景 | 第9-10页 |
| 1.2 论文主要贡献 | 第10页 |
| 1.3 论文的研究内容和组织结构 | 第10-12页 |
| 第二章 锁相环型频率综合器概述 | 第12-32页 |
| 2.1 引言 | 第12页 |
| 2.2 整数分频频率综合器的基本结构 | 第12-13页 |
| 2.3 整数分频频率综合器的基本结构 | 第13-17页 |
| 2.3.1 累加器型分数分频频率综合器 | 第13-15页 |
| 2.3.2 ΣΔ分数分频频率综合器 | 第15-17页 |
| 2.4 重要参数 | 第17-31页 |
| 2.4.1 杂散和相位噪声的定义 | 第17-19页 |
| 2.4.2 相位噪声模型 | 第19-22页 |
| 2.4.3 参考杂散 | 第22-28页 |
| 2.4.4 分数杂散 | 第28-31页 |
| 2.5 本章小结 | 第31-32页 |
| 第三章 分数分频频率综合器非线性分析 | 第32-45页 |
| 3.1 引言 | 第32页 |
| 3.2 ΣΔ分数分频频率综合器的基本结构及噪声模型 | 第32-44页 |
| 3.2.1 基本结构 | 第32-33页 |
| 3.2.2 量化噪声与ΣΔ调制器结构 | 第33-36页 |
| 3.2.3 非线性条件下的噪声模型 | 第36-44页 |
| 3.3 本章小结 | 第44-45页 |
| 第四章 电路设计 | 第45-56页 |
| 4.1 引言 | 第45页 |
| 4.2 线性鉴频鉴相器电路设计 | 第45-53页 |
| 4.2.1 鉴频鉴相器和电荷泵的传输特性 | 第46-47页 |
| 4.2.2 现有的线性化技术介绍 | 第47-49页 |
| 4.2.3 线性鉴频鉴相器电路设计 | 第49-53页 |
| 4.3 分频器链设计 | 第53-55页 |
| 4.4 分数杂散的设计考虑 | 第55页 |
| 4.5 本章小结 | 第55-56页 |
| 第五章 芯片设计及芯片测试 | 第56-66页 |
| 5.1 引言 | 第56页 |
| 5.2 芯片实现 | 第56-58页 |
| 5.3 测试结果 | 第58-65页 |
| 5.3.1 频率调谐范围最小分辨率及功耗测试结果 | 第58页 |
| 5.3.2 相位噪声测试结果 | 第58-60页 |
| 5.3.3 分数杂散测试结果 | 第60-61页 |
| 5.3.4 环路带宽和积分相位误差测试结果 | 第61-62页 |
| 5.3.5 分频器链性能测试结果 | 第62-64页 |
| 5.3.6 锁定时间测试结果 | 第64-65页 |
| 5.4 本章小结 | 第65-66页 |
| 第六章 总结与展望 | 第66-68页 |
| 6.1 工作总结 | 第66-67页 |
| 6.2 未来展望 | 第67-68页 |
| 参考文献 | 第68-72页 |
| 致谢 | 第72-73页 |