基于AXI协议的SOPC总线矩阵设计
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 课题背景和研究意义 | 第9-10页 |
| 1.2 国内外发展现状 | 第10-11页 |
| 1.3 主要工作和文章结构 | 第11-13页 |
| 第二章 总线矩阵设计的关键技术 | 第13-30页 |
| 2.1 SOPC技术介绍 | 第13-15页 |
| 2.2 AMBA AXI协议介绍 | 第15-24页 |
| 2.2.1 AMBA AXI总线基本结构 | 第15-16页 |
| 2.2.2 AMBA AXI总线突发传输 | 第16-19页 |
| 2.2.3 AMBA AXI总线通道握手 | 第19-22页 |
| 2.2.4 AMBA AXI总线读写操作 | 第22-24页 |
| 2.3 常用总线矩阵架构 | 第24-29页 |
| 2.3.1 点对点型总线矩阵架构 | 第24-26页 |
| 2.3.2 共享型总线矩阵架构 | 第26-27页 |
| 2.3.3 混合型总线矩阵架构 | 第27-28页 |
| 2.3.4 三种总线矩阵架构比较 | 第28-29页 |
| 2.4 本章小结 | 第29-30页 |
| 第三章 总线矩阵需求分析及总体设计 | 第30-43页 |
| 3.1 总线矩阵需求分析 | 第30-35页 |
| 3.1.1 SOPC芯片功能介绍 | 第30-32页 |
| 3.1.2 SOPC芯片地址分配 | 第32-33页 |
| 3.1.3 总线矩阵接口说明 | 第33页 |
| 3.1.4 对总线矩阵的性能要求分析 | 第33-35页 |
| 3.2 总线矩阵总体设计 | 第35-42页 |
| 3.2.1 总线矩阵总体结构 | 第35-37页 |
| 3.2.2 总线矩阵写通道设计 | 第37-38页 |
| 3.2.3 总线矩阵读通道设计 | 第38-39页 |
| 3.2.4 总线矩阵性能优化 | 第39-42页 |
| 3.3 本章小结 | 第42-43页 |
| 第四章 总线矩阵关键模块设计 | 第43-55页 |
| 4.1 DECODER模块设计 | 第43-44页 |
| 4.2 ARBITER模块设计 | 第44-46页 |
| 4.3 AXI2AHB模块设计 | 第46-51页 |
| 4.4 AHB2AXI模块设计 | 第51-52页 |
| 4.5 AXI2APB模块设计 | 第52-54页 |
| 4.6 本章小结 | 第54-55页 |
| 第五章 总线矩阵设计仿真分析 | 第55-64页 |
| 5.1 总线矩阵仿真介绍 | 第55-58页 |
| 5.1.1 基于VIP组件的仿真平台 | 第55-57页 |
| 5.1.2 基于C语言的仿真平台 | 第57-58页 |
| 5.2 总线矩阵仿真结果分析 | 第58-63页 |
| 5.2.1 读操作仿真分析 | 第58-59页 |
| 5.2.2 写操作仿真分析 | 第59页 |
| 5.2.3 DECODER模块仿真分析 | 第59-60页 |
| 5.2.4 ARBITER模块仿真分析 | 第60-61页 |
| 5.2.5 AXI2AHB模块仿真分析 | 第61页 |
| 5.2.6 AHB2AXI模块仿真分析 | 第61-62页 |
| 5.2.7 AXI2APB模块仿真分析 | 第62-63页 |
| 5.3 总线矩阵性能分析 | 第63页 |
| 5.4 本章小节 | 第63-64页 |
| 第六章 后端设计及SOPC芯片应用 | 第64-74页 |
| 6.1 总线矩阵逻辑综合 | 第64-65页 |
| 6.2 SOPC芯片后端设计 | 第65-67页 |
| 6.3 SOPC芯片应用 | 第67-73页 |
| 6.4 本章小结 | 第73-74页 |
| 第七章 总结与展望 | 第74-76页 |
| 7.1 工作总结 | 第74页 |
| 7.2 不足与展望 | 第74-76页 |
| 致谢 | 第76-77页 |
| 参考文献 | 第77-79页 |
| 攻硕期间取得的研究成果 | 第79-80页 |
