数字监测接收机技术及FPGA实现研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-13页 |
| 1.1 数字监测接收机研究背景 | 第10-11页 |
| 1.2 国内外发展现状 | 第11-12页 |
| 1.3 本文工作及内容安排 | 第12-13页 |
| 第二章 数字监测接收机系统结构与理论概述 | 第13-25页 |
| 2.1 数字监测接收机的系统结构 | 第13-14页 |
| 2.2 FPGA子系统结构 | 第14-15页 |
| 2.3 时间同步与授时 | 第15-16页 |
| 2.4 数字自动增益控制 | 第16页 |
| 2.5 数字下变频技术原理 | 第16-21页 |
| 2.5.1 数字控制振荡器 | 第17页 |
| 2.5.2 滤波抽取变换 | 第17-21页 |
| 2.6 频谱变换分析 | 第21-25页 |
| 2.6.1 快速傅里叶变换 | 第21-22页 |
| 2.6.2 FFT加窗 | 第22-23页 |
| 2.6.3 频谱平均抽取 | 第23-25页 |
| 第三章 GPS精确授时功能及其FPGA实现 | 第25-36页 |
| 3.1 全球定位系统简介 | 第25-26页 |
| 3.2 GPS模块 | 第26-27页 |
| 3.3 GPS精确授时原理 | 第27-29页 |
| 3.4 GPS精确授时实现 | 第29-34页 |
| 3.4.1 晶振频率监测模块 | 第30页 |
| 3.4.2 时间生成模块 | 第30-33页 |
| 3.4.3 时间解析模块 | 第33页 |
| 3.4.4 授时启动模块 | 第33-34页 |
| 3.5 GPS精确授时模块测试与分析 | 第34-36页 |
| 第四章 数据快照功能及其FPGA实现 | 第36-52页 |
| 4.1 数据快照功能总体结构 | 第36-37页 |
| 4.2 控制通路 | 第37-40页 |
| 4.2.1 指令解析与状态回传 | 第37-39页 |
| 4.2.2 快照控制 | 第39-40页 |
| 4.3 数据通路 | 第40-46页 |
| 4.3.1 DDR Ⅱ概述 | 第40-43页 |
| 4.3.2 数据缓存模块 | 第43-45页 |
| 4.3.3 数据输出模块 | 第45-46页 |
| 4.4 快照模块测试 | 第46-52页 |
| 4.4.1 测试平台介绍 | 第46-47页 |
| 4.4.2 数据缓存测试 | 第47-48页 |
| 4.4.3 时差估计测试 | 第48-50页 |
| 4.4.4 分析与结论 | 第50-52页 |
| 第五章 FPGA远程更新与硬件加密 | 第52-64页 |
| 5.1 FPGA远程更新 | 第52-61页 |
| 5.1.1 FPGA远程更新原理 | 第52-56页 |
| 5.1.2 FPGA远程更新实现 | 第56-60页 |
| 5.1.3 FPGA远程更新测试 | 第60-61页 |
| 5.2 硬件加密 | 第61-64页 |
| 5.2.1 硬件加密原理及实现 | 第61-62页 |
| 5.2.2 硬件加密测试 | 第62-64页 |
| 第六章 总结与展望 | 第64-66页 |
| 6.1 本文总结 | 第64-65页 |
| 6.2 展望 | 第65-66页 |
| 致谢 | 第66-67页 |
| 参考文献 | 第67-69页 |
| 在校期间研究成果 | 第69页 |
