基于FPGA+ARM的高速串行数据记录器设计
| 摘要 | 第1-5页 |
| Abstract | 第5-10页 |
| 1 绪论 | 第10-16页 |
| ·课题的提出 | 第10-13页 |
| ·课题来源 | 第10页 |
| ·课题研究背景和意义 | 第10-12页 |
| ·国内外发展现状 | 第12-13页 |
| ·课题研究内容和技术关键 | 第13-14页 |
| ·课题主要研究内容 | 第13-14页 |
| ·课题关键技术 | 第14页 |
| ·论文主要工作及章节安排 | 第14-16页 |
| 2 高速串行数据记录器总体方案设计 | 第16-23页 |
| ·系统的总体结构 | 第16页 |
| ·数据记录器硬件核心器件选型 | 第16-20页 |
| ·主控芯片的选择 | 第16-19页 |
| ·FPGA 芯片的选择 | 第19-20页 |
| ·嵌入式操作系统的选择 | 第20-21页 |
| ·本方案设计应用优势 | 第21-22页 |
| ·本章总结 | 第22-23页 |
| 3 系统的硬件开发与实现 | 第23-38页 |
| ·系统总体硬件结构 | 第23-24页 |
| ·ARM 处理器模块设计 | 第24-29页 |
| ·Nand Flash 存储设计 | 第25-26页 |
| ·DDR2 内存设计 | 第26-28页 |
| ·LCD 显示设计 | 第28页 |
| ·USB 接口设计 | 第28-29页 |
| ·FPGA 硬件模块设计 | 第29-32页 |
| ·FPGA 控制 Flash 存储 | 第30-31页 |
| ·FPGA 配置模式 | 第31-32页 |
| ·电源模块设计 | 第32-35页 |
| ·保护电路设计 | 第33页 |
| ·ARM 处理器电源模块设计 | 第33-35页 |
| ·FPGA 供电设计 | 第35页 |
| ·PCB 防干扰设计 | 第35-36页 |
| ·数据记录器结构设计 | 第36-37页 |
| ·本章总结 | 第37-38页 |
| 4 系统软件设计 | 第38-56页 |
| ·数据记录器整体软件结构 | 第38页 |
| ·ARM 处理器软件设计 | 第38-41页 |
| ·部署 Windows CE 开发环境 | 第38-39页 |
| ·Windows CE 6.0 操作系统移植 | 第39-41页 |
| ·数据记录器设备的驱动开发 | 第41-44页 |
| ·驱动程序架构 | 第42-43页 |
| ·GPIO 驱动设计 | 第43-44页 |
| ·FPGA 程序设计 | 第44-49页 |
| ·FPGA 时钟模块 | 第44-45页 |
| ·FPGA 串并转换、仲裁编帧 | 第45-47页 |
| ·控制 Flash 读写模块 | 第47-48页 |
| ·FIFO 缓冲设计 | 第48-49页 |
| ·ARM 与 FPGA 通信方式 | 第49-53页 |
| ·通信方式的选择 | 第49-50页 |
| ·通信接口协议设计 | 第50-53页 |
| ·用户界面应用程序设计 | 第53-55页 |
| ·本章总结 | 第55-56页 |
| 5 系统测试及分析 | 第56-62页 |
| ·硬件调试中遇到的问题及解决情况 | 第56-58页 |
| ·ARM 与 FPGA 总线通信速率测试 | 第58-59页 |
| ·U 盘读写速率测试 | 第59页 |
| ·数据记录器总体测试及分析 | 第59-61页 |
| ·本章总结 | 第61-62页 |
| 6 总结及展望 | 第62-65页 |
| ·论文总结 | 第62-63页 |
| ·主要创新点 | 第63页 |
| ·未来发展期望 | 第63-65页 |
| 参考文献 | 第65-68页 |
| 攻读硕士学位期间发表的学术论文及所取得的研究成果 | 第68-69页 |
| 致谢 | 第69-70页 |
