首页--工业技术论文--无线电电子学、电信技术论文--微电子学、集成电路(IC)论文--大规模集成电路、超大规模集成电路论文

MPSoC片上互连网络缓冲管理与高速互连技术研究

摘要第1-12页
Abstract第12-14页
第一章 绪论第14-44页
   ·研究背景第14-29页
     ·片上多处理器的研究现状第14-19页
     ·片上多处理器的发展趋势第19-23页
     ·片上互连网络技术的提出与发展第23-29页
   ·相关研究工作第29-39页
     ·国外相关研究第29-36页
     ·国内相关研究第36-39页
   ·论文主要工作第39-42页
     ·研究动机第39-40页
     ·研究内容第40-42页
   ·论文结构第42-44页
第二章 一种基于排队模型的片上网络缓冲区分配技术第44-56页
   ·引言第44-45页
   ·相关研究第45-46页
   ·片上互连网络中的缓冲区分配问题第46-48页
     ·系统特征化描述第46-47页
     ·问题形式化描述第47-48页
   ·基于排队模型的缓冲区分配算法第48-51页
     ·路由节点解析模型第49-50页
     ·算法步骤与执行过程第50-51页
   ·实验与结果分析第51-54页
     ·随机流量评测第51-52页
     ·面向 H.264 编码映射结果评测第52-53页
     ·相关研究结果对比分析第53-54页
   ·小结第54-56页
第三章 一种面向输出的多通道动态缓冲区路由器结构第56-72页
   ·典型静态分配缓冲资源的多通道路由器第56-58页
     ·静态分配缓冲区的多通道路由器结构第56-57页
     ·静态分配缓冲资源遇到的问题第57-58页
   ·动态分配缓冲区技术相关研究分析第58-60页
   ·面向输出的多通道动态缓冲区路由器结构第60-66页
     ·面向输出的多通道基本原理第61-62页
     ·OOMCR-DBU 路由器结构第62-63页
     ·链表管理与阈值控制的动态缓冲区第63-64页
     ·VC 仲裁与开关分配第64-66页
   ·实验结果与分析第66-70页
     ·实验环境与参数说明第66-67页
     ·性能与开销对比分析第67-70页
   ·小结第70-72页
第四章 片上互连网络性能分析模型与原型系统实现第72-86页
   ·引言第72-73页
   ·片上互连网络性能分析模型第73-79页
     ·网络抽象与问题描述第74-75页
     ·路由器数学解析模型第75-79页
     ·解析结果与模拟结果的对比第79页
   ·片上互连网络原型仿真系统第79-85页
     ·原型系统结构第80-81页
     ·基于 FPGA 的原型系统实现第81-82页
     ·原型系统性能分析第82-85页
   ·小结第85-86页
第五章 一种基于 PCIExpress 的异构多核片间互连技术第86-104页
   ·引言第86-87页
   ·YHFT-QDSP 异构多 DSP 系统结构第87-92页
     ·DSP 核第88页
     ·RISC 核第88-89页
     ·层次化的互连结构第89-92页
   ·PCI Express 高速互连技术第92-94页
     ·PCI Express 技术特点第92-94页
     ·PCI Express 技术应用分析第94页
   ·基于 PCI Express 的片间高速互连方法第94-99页
     ·QPB 模块第95-97页
     ·PCI Express IP 核的改造与对等连接的实现第97-98页
     ·PCI Express 全定制物理模块实现第98-99页
   ·结果与芯片实现第99-102页
     ·片间 PCI Express 模块实现与结果分析第99-101页
     ·YHFT-QDSP 物理设计与实现第101-102页
   ·小结第102-104页
第六章 结束语第104-108页
   ·工作总结第104-105页
   ·工作展望第105-108页
致谢第108-110页
参考文献第110-126页
作者在学期间取得的学术成果第126-128页
作者在学期间参加的主要科研项目与获奖第128页

论文共128页,点击 下载论文
上一篇:纳米CMOS集成电路单粒子诱导的脉冲窄化及电荷共享效应研究
下一篇:低偏斜、高能效的片上谐振时钟分布网络关键技术研究