摘要 | 第1-12页 |
Abstract | 第12-14页 |
第一章 绪论 | 第14-44页 |
·研究背景 | 第14-29页 |
·片上多处理器的研究现状 | 第14-19页 |
·片上多处理器的发展趋势 | 第19-23页 |
·片上互连网络技术的提出与发展 | 第23-29页 |
·相关研究工作 | 第29-39页 |
·国外相关研究 | 第29-36页 |
·国内相关研究 | 第36-39页 |
·论文主要工作 | 第39-42页 |
·研究动机 | 第39-40页 |
·研究内容 | 第40-42页 |
·论文结构 | 第42-44页 |
第二章 一种基于排队模型的片上网络缓冲区分配技术 | 第44-56页 |
·引言 | 第44-45页 |
·相关研究 | 第45-46页 |
·片上互连网络中的缓冲区分配问题 | 第46-48页 |
·系统特征化描述 | 第46-47页 |
·问题形式化描述 | 第47-48页 |
·基于排队模型的缓冲区分配算法 | 第48-51页 |
·路由节点解析模型 | 第49-50页 |
·算法步骤与执行过程 | 第50-51页 |
·实验与结果分析 | 第51-54页 |
·随机流量评测 | 第51-52页 |
·面向 H.264 编码映射结果评测 | 第52-53页 |
·相关研究结果对比分析 | 第53-54页 |
·小结 | 第54-56页 |
第三章 一种面向输出的多通道动态缓冲区路由器结构 | 第56-72页 |
·典型静态分配缓冲资源的多通道路由器 | 第56-58页 |
·静态分配缓冲区的多通道路由器结构 | 第56-57页 |
·静态分配缓冲资源遇到的问题 | 第57-58页 |
·动态分配缓冲区技术相关研究分析 | 第58-60页 |
·面向输出的多通道动态缓冲区路由器结构 | 第60-66页 |
·面向输出的多通道基本原理 | 第61-62页 |
·OOMCR-DBU 路由器结构 | 第62-63页 |
·链表管理与阈值控制的动态缓冲区 | 第63-64页 |
·VC 仲裁与开关分配 | 第64-66页 |
·实验结果与分析 | 第66-70页 |
·实验环境与参数说明 | 第66-67页 |
·性能与开销对比分析 | 第67-70页 |
·小结 | 第70-72页 |
第四章 片上互连网络性能分析模型与原型系统实现 | 第72-86页 |
·引言 | 第72-73页 |
·片上互连网络性能分析模型 | 第73-79页 |
·网络抽象与问题描述 | 第74-75页 |
·路由器数学解析模型 | 第75-79页 |
·解析结果与模拟结果的对比 | 第79页 |
·片上互连网络原型仿真系统 | 第79-85页 |
·原型系统结构 | 第80-81页 |
·基于 FPGA 的原型系统实现 | 第81-82页 |
·原型系统性能分析 | 第82-85页 |
·小结 | 第85-86页 |
第五章 一种基于 PCIExpress 的异构多核片间互连技术 | 第86-104页 |
·引言 | 第86-87页 |
·YHFT-QDSP 异构多 DSP 系统结构 | 第87-92页 |
·DSP 核 | 第88页 |
·RISC 核 | 第88-89页 |
·层次化的互连结构 | 第89-92页 |
·PCI Express 高速互连技术 | 第92-94页 |
·PCI Express 技术特点 | 第92-94页 |
·PCI Express 技术应用分析 | 第94页 |
·基于 PCI Express 的片间高速互连方法 | 第94-99页 |
·QPB 模块 | 第95-97页 |
·PCI Express IP 核的改造与对等连接的实现 | 第97-98页 |
·PCI Express 全定制物理模块实现 | 第98-99页 |
·结果与芯片实现 | 第99-102页 |
·片间 PCI Express 模块实现与结果分析 | 第99-101页 |
·YHFT-QDSP 物理设计与实现 | 第101-102页 |
·小结 | 第102-104页 |
第六章 结束语 | 第104-108页 |
·工作总结 | 第104-105页 |
·工作展望 | 第105-108页 |
致谢 | 第108-110页 |
参考文献 | 第110-126页 |
作者在学期间取得的学术成果 | 第126-128页 |
作者在学期间参加的主要科研项目与获奖 | 第128页 |