基于Leon3处理器SoC低功耗设计研究
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-13页 |
| 第一章 绪论 | 第13-18页 |
| ·Leon3简介 | 第13-16页 |
| ·Leon3的结构 | 第14-15页 |
| ·Leon3的技术特点 | 第15页 |
| ·SPARC V8结构介绍 | 第15-16页 |
| ·课题背景,研究内容和课题意义 | 第16-18页 |
| ·课题背景 | 第16页 |
| ·课题研究内容 | 第16页 |
| ·课题的意义 | 第16-17页 |
| ·本文的结构 | 第17-18页 |
| 第二章 功耗分析 | 第18-26页 |
| ·功耗分析和估计方法 | 第18-23页 |
| ·基于仿真的方法 | 第19-20页 |
| ·非仿真的方法 | 第20页 |
| ·层次化的功耗估计和分析方法 | 第20-23页 |
| ·基于仿真方法的功耗分析 | 第23-24页 |
| ·功耗分析 | 第24-26页 |
| ·PrimePower介绍 | 第24页 |
| ·Leon3mp功耗分析流程 | 第24-26页 |
| 第三章 功耗优化方法 | 第26-36页 |
| ·功耗问题 | 第26-28页 |
| ·降低功耗的必要性 | 第27-28页 |
| ·功耗的来源 | 第28-31页 |
| ·跳变功耗 | 第28-29页 |
| ·短路功耗 | 第29-30页 |
| ·漏电流功耗 | 第30-31页 |
| ·低功耗设计方法 | 第31-35页 |
| ·工艺级低功耗技术 | 第32页 |
| ·电路级低功耗技术 | 第32-33页 |
| ·门级低功耗技术 | 第33页 |
| ·寄存器传输级(RTL)低功耗设计 | 第33页 |
| ·体系结构级低功耗技术 | 第33-34页 |
| ·算法级低功耗技术 | 第34页 |
| ·系统级低功耗技术 | 第34-35页 |
| ·SoC低功耗技术发展方向 | 第35-36页 |
| 第四章 地址总线低功耗设计 | 第36-43页 |
| ·总线功耗 | 第36-37页 |
| ·低功耗地址编码方法 | 第37-39页 |
| ·BI(Bus—Invert)编解码原理 | 第37页 |
| ·TO编解码原理 | 第37-39页 |
| ·格雷码编码方法 | 第39页 |
| ·WZE编码方法 | 第39页 |
| ·TO编解码器的设计 | 第39-43页 |
| ·总线编解码器的设计 | 第39-41页 |
| ·接口描述 | 第39-40页 |
| ·常量描述 | 第40页 |
| ·变量描述 | 第40页 |
| ·编码器代码 | 第40-41页 |
| ·解码器代码 | 第41页 |
| ·功耗优化结果 | 第41-43页 |
| 第五章 RTL门控时钟设计 | 第43-53页 |
| ·DC介绍 | 第43-48页 |
| ·DC的启动 | 第44-45页 |
| ·DC启动文件的设置 | 第45-46页 |
| ·DC基本的综合流程 | 第46-47页 |
| ·电路综合的要求 | 第47-48页 |
| ·综合脚本的要求 | 第47页 |
| ·综合结果的要求 | 第47-48页 |
| ·门控时钟基础 | 第48-49页 |
| ·门控时钟的原理 | 第48-49页 |
| ·门控时钟的低功耗实现 | 第49-52页 |
| ·门控时钟和综合 | 第49-51页 |
| ·时钟毛刺的检查 | 第51页 |
| ·建立时间检查 | 第51-52页 |
| ·功耗优化结果 | 第52-53页 |
| 第六章 结束语 | 第53-54页 |
| 附录:攻读硕士期间发表的论文 | 第54-55页 |
| 参考文献 | 第55-57页 |
