| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第1章 绪论 | 第9-12页 |
| ·研究背景 | 第9-11页 |
| ·论文研究内容 | 第11-12页 |
| 第2章 传输线理论基础 | 第12-21页 |
| ·PCB上的传输线结构 | 第12-13页 |
| ·传输线理论基础与特性 | 第13-21页 |
| ·传输线参数 | 第13-15页 |
| ·特性阻抗 | 第15-18页 |
| ·传播特性 | 第18-21页 |
| 第3章 信号完整性分析理论 | 第21-33页 |
| ·信号完整性基本概念 | 第21-23页 |
| ·传输线的反射 | 第23-27页 |
| ·同步开关噪声 | 第27-28页 |
| ·串扰 | 第28页 |
| ·信号完整性的测试手段 | 第28-33页 |
| 第4章 串扰产生的机理分析 | 第33-45页 |
| ·容性耦合电流和感性耦合电流 | 第34-36页 |
| ·近端串扰和远端串扰 | 第36页 |
| ·传输模式分析 | 第36-40页 |
| ·奇模传输的模式分析 | 第36-38页 |
| ·偶模传输模式分析 | 第38-40页 |
| ·基于传输线理论的等效电路及经验公式 | 第40-41页 |
| ·串扰引起的噪声 | 第41-43页 |
| ·降低串扰噪声的方法 | 第43-45页 |
| 第5章 基于串扰仿真的MPC8349 DEMO板设计 | 第45-72页 |
| ·系统框图设计 | 第45-49页 |
| ·信号的TOPO结构设计 | 第49-52页 |
| ·关键信号的TOPO结构设计 | 第50-51页 |
| ·DDR的设计布局图 | 第51-52页 |
| ·串扰的仿真分析与DDR的设计 | 第52-61页 |
| ·耦合长度对串扰噪声的影响 | 第52-53页 |
| ·上升沿对串扰噪声的影响 | 第53-54页 |
| ·线间距对串扰噪声的影响 | 第54-55页 |
| ·传播模式对串扰噪声的影响 | 第55-56页 |
| ·电流流向对串扰噪声的影响 | 第56-57页 |
| ·干扰源信号频率对串扰噪声的影响 | 第57-58页 |
| ·传输线特性阻抗对串扰噪声的影响 | 第58-59页 |
| ·反射对串扰噪声的影响 | 第59-60页 |
| ·根据仿真分析对DDR设计要求 | 第60-61页 |
| ·高速MPC8349DEMO板设计 | 第61-69页 |
| ·原理图中减小串扰的设计 | 第62-64页 |
| ·PCB中减少串扰的设计 | 第64-69页 |
| ·实际测试波形 | 第69-72页 |
| 第6章 总结 | 第72-74页 |
| 参考文献 | 第74-76页 |
| 致谢 | 第76-77页 |
| 作者在攻读硕士学位期间发表的论文 | 第77-78页 |
| 附录 | 第78页 |