| 摘要 | 第1-15页 |
| ABSTRACT | 第15-17页 |
| 第1章 绪论 | 第17-33页 |
| §1.1 引言 | 第17-18页 |
| §1.2 微处理器功耗问题 | 第18-21页 |
| ·微处理器功耗不断增加所带来的问题 | 第18页 |
| ·微处理器电路的功耗组成 | 第18-19页 |
| ·工艺缩放对微处理器功耗的影响 | 第19-21页 |
| §1.3 片上CACHE漏流功耗 | 第21-23页 |
| ·Cache漏流功耗的增长趋势 | 第21-22页 |
| ·Cache漏流功耗的组成 | 第22-23页 |
| §1.4 降低CACHE漏流功耗的主要方法 | 第23-26页 |
| ·工艺级方法 | 第23-24页 |
| ·电路设计级方法 | 第24-25页 |
| ·体系结构级方法 | 第25-26页 |
| ·系统级方法 | 第26页 |
| §1.5 体系结构级漏流功耗优化的优势 | 第26-28页 |
| §1.6 本文的工作 | 第28-30页 |
| §1.7 章节组织 | 第30-33页 |
| 第2章 体系结构级CACHE漏流功耗优化技术概述 | 第33-59页 |
| §2.1 晶体管漏电流的组成 | 第33-34页 |
| §2.2 典型的低漏流SRAM电路 | 第34-37页 |
| ·双阈值电压SRAM电路 | 第35页 |
| ·门控电压SRAM电路 | 第35-36页 |
| ·可变电压SRAM电路 | 第36-37页 |
| ·动态多阈值SRAM电路 | 第37页 |
| §2.3 体系结构级CACHE漏流功耗优化的基本思路与方法 | 第37-45页 |
| ·Cache数据块的生命周期 | 第37-39页 |
| ·睡眠Cache | 第39-40页 |
| ·昏睡Cache | 第40-41页 |
| ·位线隔离Cache | 第41-43页 |
| ·可变容量Cache | 第43-44页 |
| ·唤醒策略 | 第44-45页 |
| §2.4 进一步优化的出发点 | 第45-48页 |
| §2.5 研究方法 | 第48-52页 |
| ·功耗模拟器的选择 | 第48-49页 |
| ·模拟方法 | 第49-52页 |
| §2.6 综合评价体系 | 第52-56页 |
| ·漏流功耗估算的原理 | 第52-53页 |
| ·性能评价指标 | 第53页 |
| ·功耗/能耗评价指标 | 第53-56页 |
| ·性能与功耗综合评价 | 第56页 |
| §2.7 本章小结 | 第56-59页 |
| 第3章 指令CACHE功耗优化 | 第59-81页 |
| §3.1 引言 | 第59-60页 |
| §3.2 使用双预测端口路预测器的多路路预测策略 | 第60-70页 |
| ·双预测端口路预测器的原理 | 第61-63页 |
| ·采用TPWP后的Cache访问过程 | 第63-65页 |
| ·多路路预测机制 | 第65-67页 |
| ·使用TPWP的多路路预测策略 | 第67-70页 |
| §3.3 基于分阶段访问CACHE的按需唤醒策略 | 第70-74页 |
| ·NPOWP策略的不足 | 第70-72页 |
| ·POWP策略 | 第72-74页 |
| §3.4 模拟结果分析 | 第74-79页 |
| ·各指令Cache功耗优化策略的比较 | 第74-77页 |
| ·衰退间隔的变化对各指令Cache功耗优化策略优化效果的影响 | 第77-79页 |
| §3.5 本章小结 | 第79-81页 |
| 第4章 位线隔离数据CACHE的漏流功耗优化 | 第81-91页 |
| §4.1 引言 | 第81-82页 |
| §4.2 位线隔离数据CACHE功耗分析模型 | 第82-83页 |
| §4.3 ELSS替换策略的原理 | 第83-86页 |
| §4.4 使用ELSS替换策略的数据CACHE体系结构 | 第86-87页 |
| §4.5 模拟结果分析 | 第87-90页 |
| §4.6 本章小结 | 第90-91页 |
| 第5章 睡眠数据CACHE的漏流功耗优化 | 第91-119页 |
| §5.1 引言 | 第91-92页 |
| §5.2 SB_CLPE方法的原理 | 第92-95页 |
| ·数据Cache中数据块的生命周期 | 第92-93页 |
| ·数据Cache中数据块的访问间隔分布 | 第93-95页 |
| §5.3 SB_CLPE方法的内容 | 第95-101页 |
| ·访问间隔分布情况的统计 | 第96-97页 |
| ·数据Cache净漏流功耗的估算 | 第97-98页 |
| ·额外计数器的功耗估算 | 第98-99页 |
| ·额外程序执行时间带来的功耗估算 | 第99页 |
| ·额外的二级Cache访问功耗估算 | 第99-100页 |
| ·标准化数据Cache漏流功耗与标准化处理器EDP | 第100-101页 |
| §5.4 基于SB_CLPE的自适应CACHE衰退策略 | 第101-104页 |
| ·处理器功耗、执行时间、EDP随衰退间隔的变化趋势 | 第101-102页 |
| ·程序执行过程中最佳衰退间隔的变化 | 第102-104页 |
| ·基于SB_CLPE方法的自适应Cache衰退策略 | 第104页 |
| §5.5 基于SB_CLPE方法的数据CACHE体系结构 | 第104-109页 |
| ·基于SB_CLPE方法的数据Cache体系结构设计 | 第105-107页 |
| ·最佳衰退间隔估算算法 | 第107-109页 |
| §5.6 模拟结果分析 | 第109-116页 |
| ·SB_CLPE方法的估算精度 | 第110-111页 |
| ·改变采样窗口后对程序执行过程中最佳衰退间隔的估算 | 第111-112页 |
| ·使用基于SB_CLPE的自适应策略后的性能与功耗优化 | 第112-115页 |
| ·与位线隔离技术优化效果的比较 | 第115-116页 |
| §5.7 本章小结 | 第116-119页 |
| 第6章 片上二级CACHE漏流功耗优化 | 第119-137页 |
| §6.1 引言 | 第119-121页 |
| §6.2 L2CACHE漏流功耗优化策略的优化空间 | 第121-124页 |
| ·先前的L2Cache漏流功耗优化策略的优化空间 | 第121-123页 |
| ·结合SP和SD态的L2Cache漏流功耗优化策略的优化空间 | 第123-124页 |
| §6.3 改进的L2CACHE漏流控制电路 | 第124页 |
| §6.4 结合SP和SD态的L2CACHE漏流功耗优化策略 | 第124-128页 |
| ·C-SP&SD策略 | 第125-126页 |
| ·S-SP&SD策略 | 第126-128页 |
| §6.5 改进的CACHE存储层次体系结构 | 第128-131页 |
| ·改进L2Cache体系结构 | 第129页 |
| ·L1Cache与L2Cache之间的数据通路 | 第129-131页 |
| ·L2Cache漏流功耗控制器 | 第131页 |
| §6.6 模拟结果分析 | 第131-135页 |
| ·各L2Cache功耗优化策略的比较 | 第132-134页 |
| ·睡眠衰退间隔的变化对S-SP&SD策略优化效果影响 | 第134-135页 |
| §6.7 本章小结 | 第135-137页 |
| 第7章 结束语 | 第137-141页 |
| §7.1 所做的工作与创新 | 第137-139页 |
| §7.2 未来的研究方向 | 第139-141页 |
| 致谢 | 第141-143页 |
| 参考文献 | 第143-159页 |
| 攻读博士学位期间所发表的论文 | 第159-161页 |
| 攻读博士学位期间已投稿的论文 | 第161-163页 |
| 缩语表 | 第163-165页 |
