| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| §1.1 论文的产生背景 | 第7-9页 |
| §1.2 论文的内容安排 | 第9-11页 |
| 第二章 A/D转换与信号采集 | 第11-20页 |
| §2.1 信号采集模块的核心-模数(A/D)转换器 | 第11-17页 |
| ·A/D器件的选择 | 第12-14页 |
| ·A/D在系统设计中应注意的问题 | 第14-17页 |
| §2.2 信号采集的接口设计 | 第17-19页 |
| 小结 | 第19-20页 |
| 第三章 基于TS101的多路信号采集 | 第20-37页 |
| §3.1 ADSP-TS101 TigerSHARC处理器简介 | 第21-28页 |
| ·ADSP-TS101性能特点 | 第21-23页 |
| ·ADSP-TS101的外部总线及多处理器结构 | 第23-25页 |
| ·ADSP-TS101的链路口及其传输机制 | 第25-28页 |
| §3.2 基于TS101数字信号处理器的多通道信号采集 | 第28-35页 |
| ·基于TS101的A/D设计 | 第29-31页 |
| ·基于TS101的多通道信号采集 | 第31-35页 |
| 小结 | 第35-37页 |
| 第四章 多处理器系统及并行处理结构 | 第37-52页 |
| §4.1 并行处理的拓扑结构与任务分配 | 第37-41页 |
| ·并行处理的拓扑结构 | 第38-40页 |
| ·并行处理的算法设计与任务分配 | 第40-41页 |
| §4.2 基于标准总线的多处理器并行系统 | 第41-44页 |
| ·基于标准总线的多处理器并行系统 | 第41-42页 |
| ·几种常用标准总线简介 | 第42-44页 |
| §4.3 提高并行系统的性能 | 第44-51页 |
| ·选择合适的处理单元 | 第44-45页 |
| ·构建合理的并行结构 | 第45-46页 |
| ·合理的任务分配 | 第46-48页 |
| ·新的总线技术 | 第48-51页 |
| 小结 | 第51-52页 |
| 第五章 多通道信号采集及并行处理在雷达系统中的应用 | 第52-71页 |
| §5.1 空时二维信号处理机简介 | 第52-53页 |
| §5.2 空时二维信号处理机的算法实现 | 第53-58页 |
| ·正交插值 | 第53-55页 |
| ·脉冲压缩模块 | 第55-56页 |
| ·动目标显示(MTI) | 第56-57页 |
| ·动目标检测模块(MTD) | 第57-58页 |
| §5.3 空时二维信号处理机的硬件结构与任务分配 | 第58-63页 |
| §5.4 正交插值与脉冲压缩的最佳滤波器设计 | 第63-69页 |
| ·时域滤波与频域滤波的运算量估计 | 第63-65页 |
| ·正交插值与脉冲压缩的滤波器选择 | 第65-68页 |
| ·正交插值与脉冲压缩的滤波器选择 | 第68-69页 |
| 小结 | 第69-71页 |
| 总结及展望 | 第71-72页 |
| 致谢 | 第72-73页 |
| 参考文献 | 第73-76页 |
| 作者在攻读硕士学位期间(合作)的研究成果 | 第76-77页 |
| 附录 | 第77-80页 |
