| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 绪论 | 第8-11页 |
| 第二章 信号完整性概述 | 第11-22页 |
| ·串扰概述 | 第11-17页 |
| ·导线间耦合电容对串扰的影响 | 第13-14页 |
| ·干扰点的数目、跳变方向对串扰的影响 | 第14-15页 |
| ·并行连线长度对串扰的影响 | 第15-16页 |
| ·干扰点和受扰点的驱动、负载对串扰的影响 | 第16-17页 |
| ·直流电压降概述 | 第17-20页 |
| ·芯片电源网络的设计 | 第17页 |
| ·直流电压降的产生 | 第17-19页 |
| ·直流电压降对电路性能的影响 | 第19-20页 |
| ·电迁移概述 | 第20-21页 |
| ·本章小结 | 第21-22页 |
| 第三章 串扰的控制 | 第22-42页 |
| ·串扰的预防 | 第22-26页 |
| ·平面布局规划阶段的预防策略 | 第22-23页 |
| ·Physical Compiler 物理综合阶段的串扰预防 | 第23-25页 |
| ·布线阶段的串扰预防 | 第25-26页 |
| ·基于串扰的静态时序分析 | 第26-40页 |
| ·静态时序分析简介 | 第26-28页 |
| ·STAR-RCXT 寄生参数提取 | 第28-31页 |
| ·静态串扰噪声分析 | 第31-36页 |
| ·动态串扰噪声分析 | 第36-40页 |
| ·串扰的修复 | 第40-41页 |
| ·PrimeTime SI 生成Astor 所需约束文件 | 第41页 |
| ·Astro-Xtalk 的串扰修复 | 第41页 |
| ·本章小结 | 第41-42页 |
| 第四章 直流电压降及电迁移的控制 | 第42-47页 |
| ·两种分析方法的比较 | 第42页 |
| ·基于Astro-Rail 的基本分析流程 | 第42-46页 |
| ·本章小结 | 第46-47页 |
| 第五章 Garfield SoC 芯片中的SI 控制 | 第47-59页 |
| ·Garfield SoC 芯片简介 | 第47-48页 |
| ·Garfield 中的串扰控制 | 第48-55页 |
| ·非串扰驱动的设计流程 | 第48-50页 |
| ·串扰驱动的设计流程 | 第50-55页 |
| ·Garfield 中的IR-drop 分析和EM 分析 | 第55-58页 |
| ·本章小结 | 第58-59页 |
| 第六章 总结与展望 | 第59-61页 |
| 致谢 | 第61-62页 |
| 附录A PC 运行脚本 | 第62-65页 |
| 附录B STA 运行脚本 | 第65-68页 |
| 参考文献 | 第68-70页 |
| 研究生期间发表论文 | 第70页 |
