摘要 | 第5-6页 |
ABSTRACT | 第6页 |
符号对照表 | 第12-13页 |
缩略语对照表 | 第13-17页 |
第一章 绪论 | 第17-23页 |
1.1 LIN总线简介 | 第17-21页 |
1.1.1 LIN总线的特点 | 第17页 |
1.1.2 LIN总线的研究现状 | 第17-20页 |
1.1.3 基于FPGA实现LIN总线控制器的意义 | 第20-21页 |
1.2 本文研究目的、内容及结构安排 | 第21-23页 |
第二章 LIN通信协议介绍 | 第23-35页 |
2.1 LIN的帧格式 | 第23-28页 |
2.1.1 同步间隔段(Break Field) | 第24页 |
2.1.2 同步段(Sync Byte Field) | 第24-25页 |
2.1.3 受保护ID段(Protected Identifier Field) | 第25-26页 |
2.1.4 数据段(Data Field) | 第26页 |
2.1.5 校验和段(Checksum Field) | 第26-27页 |
2.1.6 帧在总线上的传输波形 | 第27-28页 |
2.2 帧的类型 | 第28-30页 |
2.2.1 无条件帧(Unconditional Frame) | 第28-29页 |
2.2.2 事件触发帧(Event Triggered Frame) | 第29-30页 |
2.2.3 偶发帧(Sporadic Frame) | 第30页 |
2.2.4 诊断帧(Diagnostic Frame) | 第30页 |
2.2.5 保留帧(Reserved Frame) | 第30页 |
2.3 进度表(Schedule) | 第30-31页 |
2.4 主机任务和从机任务 | 第31-33页 |
2.4.1 主机任务 | 第32页 |
2.4.2 从机任务 | 第32-33页 |
2.5 本章小结 | 第33-35页 |
第三章 LIN总线控制器的设计 | 第35-65页 |
3.1 LIN总线控制器的总体规划 | 第35-38页 |
3.1.2 顶层模块端口设计 | 第36-37页 |
3.1.3 LIN总线控制器模块结构细化 | 第37-38页 |
3.2 LIN总线控制器的各模块设计 | 第38-55页 |
3.2.1 寄存器配置模块 | 第38-43页 |
3.2.2 核心状态机模块 | 第43-51页 |
3.2.3 波特率发生模块 | 第51页 |
3.2.4 数据采样模块 | 第51-52页 |
3.2.5 校验和产生模块 | 第52-53页 |
3.2.6 奇偶校验模块 | 第53页 |
3.2.7 接收模块 | 第53-54页 |
3.2.8 发送模块 | 第54-55页 |
3.3 LIN通信网络搭建 | 第55-58页 |
3.3.1 LIN总线控制器顶层模块 | 第55-56页 |
3.3.2 总线收发器 | 第56-57页 |
3.3.3 测试网络的搭建 | 第57-58页 |
3.4 LIN总线控制器的So C系统验证方案 | 第58-63页 |
3.4.1 OR1200处理器简介 | 第58-59页 |
3.4.2 Wishbone总线简介 | 第59-61页 |
3.4.3 SoC系统验证方案 | 第61-63页 |
3.5 本章小结 | 第63-65页 |
第四章 LIN总线控制器的FPGA验证 | 第65-85页 |
4.1 硬件设备介绍 | 第65-69页 |
4.1.1 Nexys4开发板简介 | 第65-66页 |
4.1.2 STM32开发板简介 | 第66-67页 |
4.1.3 LIN总线收发器TJA1020模块 | 第67-68页 |
4.1.4 其他仪器设备 | 第68-69页 |
4.2 约束文件和配置文件 | 第69-70页 |
4.2.1 约束文件 | 第69-70页 |
4.2.2 配置文件 | 第70页 |
4.3 LIN程序设计 | 第70-72页 |
4.3.1 主发从收模式节点配置 | 第70-71页 |
4.3.2 从发主收模式节点配置 | 第71-72页 |
4.4 FPGA硬件验证 | 第72-83页 |
4.4.1 工作模式验证 | 第73-76页 |
4.4.2 帧格式验证 | 第76-79页 |
4.4.3 波特率控制和自同步功能验证 | 第79-80页 |
4.4.4 兼容性验证 | 第80-83页 |
4.5 本章小结 | 第83-85页 |
第五章 总结与展望 | 第85-87页 |
参考文献 | 第87-91页 |
致谢 | 第91-93页 |
作者简介 | 第93-94页 |