SIFT算法的VLSI结构设计与实时实现
| 摘要 | 第5-7页 |
| Abstract | 第7-8页 |
| 1 绪论 | 第12-26页 |
| 1.1 引言 | 第12-14页 |
| 1.2 局部不变性特征点 | 第14-17页 |
| 1.3 SIFT算法硬件结构研究现状 | 第17-24页 |
| 1.4 本文主要工作及结构安排 | 第24-26页 |
| 2 面向硬件实现的SIFT算法优化 | 第26-49页 |
| 2.1 引言 | 第26页 |
| 2.2 线性尺度空间 | 第26-29页 |
| 2.3 SIFT算法概述 | 第29-38页 |
| 2.4 SIFT算法优化 | 第38-48页 |
| 2.5 本章小结 | 第48-49页 |
| 3 SIFT算法整体结构设计 | 第49-66页 |
| 3.1 引言 | 第49页 |
| 3.2 数据流的并行性分析 | 第49-51页 |
| 3.3 数据级并行性开发 | 第51-57页 |
| 3.4 任务级并行性开发 | 第57-58页 |
| 3.5 整体结构设计 | 第58-65页 |
| 3.6 本章小结 | 第65-66页 |
| 4 特征点检测流水线结构设计 | 第66-96页 |
| 4.1 引言 | 第66页 |
| 4.2 DoG模块流水线设计 | 第66-70页 |
| 4.3 DoG模块的时分复用结构 | 第70-76页 |
| 4.4 梯度方向和幅值运算模块 | 第76-82页 |
| 4.5 特征点定位流水线设计 | 第82-90页 |
| 4.6 特征点检测结构特性分析 | 第90-94页 |
| 4.7 本章小结 | 第94-96页 |
| 5 中心存储机制和结构设计 | 第96-116页 |
| 5.1 引言 | 第96页 |
| 5.2 中心存储机制 | 第96-101页 |
| 5.3 中心存储器结构设计 | 第101-111页 |
| 5.4 缓存深度分析 | 第111-112页 |
| 5.5 中心存储机制特性分析 | 第112-115页 |
| 5.6 本章小结 | 第115-116页 |
| 6 特征向量生成流水线结构设计 | 第116-144页 |
| 6.1 引言 | 第116页 |
| 6.2 高斯函数与直方图运算单元设计 | 第116-125页 |
| 6.3 流水线结构设计 | 第125-138页 |
| 6.4 特征向量生成结构特性分析 | 第138-143页 |
| 6.5 本章小结 | 第143-144页 |
| 7 SIFT算法的VLSI实现和验证 | 第144-160页 |
| 7.1 引言 | 第144页 |
| 7.2 定点运算字长分析 | 第144-152页 |
| 7.3 功能验证与物理设计 | 第152-154页 |
| 7.4 性能分析与对比 | 第154-159页 |
| 7.5 本章小结 | 第159-160页 |
| 8 全文总结与展望 | 第160-162页 |
| 8.1 总结 | 第160页 |
| 8.2 展望 | 第160-162页 |
| 致谢 | 第162-163页 |
| 参考文献 | 第163-169页 |
| 附录1 攻读博士学位期间发表论文情况 | 第169-170页 |
| 附录2 公开发表的学术论文与博士学位论文的关系 | 第170页 |
