基于5.8GHz DSRC ETC收发系统的低功耗SAR ADC和全集成RSSI设计
| 摘要 | 第4-5页 |
| abstract | 第5-6页 |
| 第一章 绪言 | 第9-12页 |
| 1.1 研究背景及意义 | 第9-10页 |
| 1.2 ETC系统介绍 | 第10页 |
| 1.3 论文主要研究内容 | 第10-11页 |
| 1.4 论文的组织结构 | 第11-12页 |
| 第二章 芯片设计 | 第12-19页 |
| 2.1 ETC系统射频芯片 | 第12-15页 |
| 2.2 ADC结构选择 | 第15-17页 |
| 2.3 RSSI的系统分析 | 第17-18页 |
| 2.4 总结 | 第18-19页 |
| 第三章 SARADC设计 | 第19-37页 |
| 3.1 DAC设计 | 第19-22页 |
| 3.1.1 低功耗设计方法 | 第19-21页 |
| 3.1.2 电容的选择 | 第21-22页 |
| 3.2 开关设计 | 第22-25页 |
| 3.2.1 MOS开关的导通阻抗 | 第22-23页 |
| 3.2.2 采样保持开关 | 第23-25页 |
| 3.2.3 置位开关 | 第25页 |
| 3.3 比较器设计 | 第25-29页 |
| 3.3.1 比较器参数设计要求 | 第26页 |
| 3.3.2 比较器电路设计 | 第26-28页 |
| 3.3.3 比较器仿真结果 | 第28-29页 |
| 3.4 异步逻辑控制电路 | 第29-34页 |
| 3.4.1 内部时钟产生电路 | 第29-32页 |
| 3.4.2 DAC开关控制电路 | 第32-34页 |
| 3.5 总结 | 第34-37页 |
| 3.5.1 动态参数测量 | 第34-36页 |
| 3.5.2 静态参数测量 | 第36-37页 |
| 第四章 RSSI设计 | 第37-48页 |
| 4.1 系统优化分析 | 第37-38页 |
| 4.2 限幅放大器设计 | 第38-40页 |
| 4.3 全波整流器设计 | 第40-41页 |
| 4.4 直流失调消除电路 | 第41-43页 |
| 4.5 电压转换电路 | 第43-45页 |
| 4.6 校准电路 | 第45-47页 |
| 4.7 总结 | 第47-48页 |
| 第五章 芯片测试 | 第48-51页 |
| 第六章 总结和展望 | 第51-52页 |
| 6.1 设计总结 | 第51页 |
| 6.2 设计展望 | 第51-52页 |
| 参考文献 | 第52-55页 |
| 发表论文和科研情况说明 | 第55-56页 |
| 致谢 | 第56页 |
