多通道数字信号20GS/s定时分析技术研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 研究背景与意义 | 第10-11页 |
| 1.2 国内外研究现状与发展趋势 | 第11-12页 |
| 1.3 课题任务与本文主要工作 | 第12-14页 |
| 第二章 20GS/S定时分析及多通道同步研究 | 第14-29页 |
| 2.1 多通道 20GS/S定时分析需求分析 | 第14-15页 |
| 2.2 多通道 20GS/S定时分析整体方案 | 第15-16页 |
| 2.3 20GS/S高速采样方案 | 第16-21页 |
| 2.3.1 基于移位结构的高速采样方案 | 第16-17页 |
| 2.3.2 基于树形结构的高速采样方案 | 第17-19页 |
| 2.3.3 基于分相结构的高速采样方案 | 第19-21页 |
| 2.4 20GS/S定时分析关键技术 | 第21-25页 |
| 2.4.1 采样时钟产生技术 | 第21-22页 |
| 2.4.2 高精度时钟延时技术 | 第22-23页 |
| 2.4.3 数字逻辑电平匹配技术 | 第23-25页 |
| 2.5 多通道同步方案 | 第25-28页 |
| 2.6 本章小结 | 第28-29页 |
| 第三章 20GS/S定时分析电路设计 | 第29-49页 |
| 3.1 数字通道电路设计 | 第29-31页 |
| 3.2 20GS/S定时分析时钟电路设计 | 第31-33页 |
| 3.3 20GS/S定时分析采样电路设计 | 第33-42页 |
| 3.3.1 电平匹配及扇出电路 | 第34-35页 |
| 3.3.2 高速采样电路 | 第35-42页 |
| 3.3.2.1 接收缓冲器电路 | 第36-37页 |
| 3.3.2.2 通道锁相环电路 | 第37-38页 |
| 3.3.2.3 解串器电路 | 第38-40页 |
| 3.3.2.4 复位控制电路 | 第40-42页 |
| 3.4 高速信号触发电路设计 | 第42-46页 |
| 3.4.1 触发识别电路 | 第42-44页 |
| 3.4.2 触发位置判断电路 | 第44-46页 |
| 3.5 数据存储电路设计 | 第46-48页 |
| 3.6 本章小结 | 第48-49页 |
| 第四章 多通道同步设计 | 第49-63页 |
| 4.1 通道一致设计 | 第49-54页 |
| 4.1.1 探头同步设计 | 第50-51页 |
| 4.1.2 同步信号校准设计 | 第51-54页 |
| 4.2 时钟同步设计 | 第54-57页 |
| 4.3 采集同步设计 | 第57-59页 |
| 4.4 触发同步设计 | 第59-62页 |
| 4.5 本章小结 | 第62-63页 |
| 第五章 硬件调试与测试 | 第63-73页 |
| 5.1 电路板硬件调试 | 第63-68页 |
| 5.1.1 时钟实验板调试 | 第63-65页 |
| 5.1.2 主控底板调试 | 第65-67页 |
| 5.1.3 高速采样板调试 | 第67-68页 |
| 5.2 20GS/S定时采样测试 | 第68-71页 |
| 5.3 多通道同步测试 | 第71-72页 |
| 5.4 本章小结 | 第72-73页 |
| 第六章 总结与展望 | 第73-74页 |
| 致谢 | 第74-75页 |
| 参考文献 | 第75-76页 |
| 附录 | 第76-78页 |
| 攻硕期间取得的研究成果 | 第78-79页 |
