8位高速DAC集成电路设计
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 课题的研究背景和意义 | 第10页 |
| 1.2 国内外发展状况和趋势 | 第10-11页 |
| 1.3 论文研究内容 | 第11-12页 |
| 1.4 论文组织结构 | 第12-14页 |
| 第二章 DAC的基本原理与结构 | 第14-24页 |
| 2.1 DAC的基本原理 | 第14页 |
| 2.2 DAC的性能及影响因素 | 第14-18页 |
| 2.2.1 静态性能 | 第14-17页 |
| 2.2.2 动态性能 | 第17-18页 |
| 2.3 DAC的结构分类 | 第18-22页 |
| 2.3.1 电荷按比例缩放 | 第18-19页 |
| 2.3.2 电压按比例缩放 | 第19-20页 |
| 2.3.3 电流按比例缩放 | 第20-22页 |
| 2.4 本章小结 | 第22-24页 |
| 第三章 高速DAC性能影响因素分析 | 第24-34页 |
| 3.1 译码方式的选择 | 第24-26页 |
| 3.1.1 温度计译码 | 第24-25页 |
| 3.1.2 二进制译码 | 第25页 |
| 3.1.3 分段译码 | 第25-26页 |
| 3.2 电流源匹配误差 | 第26-28页 |
| 3.2.1 随机误差 | 第26-27页 |
| 3.2.2 系统误差 | 第27-28页 |
| 3.3 电流源输出阻抗 | 第28-33页 |
| 3.3.1 输出阻抗对静态性能的影响 | 第28-31页 |
| 3.3.2 输出阻抗对动态性能的影响 | 第31-32页 |
| 3.3.3 电流源输出阻抗的高频特性 | 第32-33页 |
| 3.4 本章小结 | 第33-34页 |
| 第四章 超高速8位电流舵DAC设计 | 第34-58页 |
| 4.1 8位电流舵DAC设计指标 | 第34页 |
| 4.2 8位电流舵DAC整体结构 | 第34-35页 |
| 4.3 带隙基准电压源 | 第35-40页 |
| 4.3.1 带隙基准原理分析 | 第35-37页 |
| 4.3.2 带隙电路设计 | 第37-40页 |
| 4.4 电压转电流电路以及偏置电路 | 第40-41页 |
| 4.5 电流源阵列和开关 | 第41-45页 |
| 4.5.1 电流源阵列 | 第42-44页 |
| 4.5.2 开关设计 | 第44-45页 |
| 4.6 温度计译码器 | 第45-49页 |
| 4.6.1 列译码 | 第46-47页 |
| 4.6.2 行译码 | 第47页 |
| 4.6.3 逻辑选择单元 | 第47-48页 |
| 4.6.4 5位二进制转温度计码译码电路仿真 | 第48-49页 |
| 4.7 驱动电路及优化 | 第49-50页 |
| 4.7.1 基本驱动电路设计 | 第49页 |
| 4.7.2 分布式驱动电路 | 第49-50页 |
| 4.8 同步触发器 | 第50-52页 |
| 4.9 开关驱动波形产生及优化 | 第52-56页 |
| 4.9.1 开关驱动波形的要求 | 第52-54页 |
| 4.9.2 开关驱动波形的产生 | 第54-55页 |
| 4.9.3 驱动波形的优化 | 第55-56页 |
| 4.10 优化前后动态性能仿真对比 | 第56-57页 |
| 4.11 本章小结 | 第57-58页 |
| 第五章 版图设计与后仿真 | 第58-72页 |
| 5.1 版图设计常见注意事项 | 第58-60页 |
| 5.1.1 版图中的寄生与相互干扰 | 第58页 |
| 5.1.2 闩锁效应 | 第58-59页 |
| 5.1.3 天线效应 | 第59页 |
| 5.1.4 数模混合电路版图 | 第59-60页 |
| 5.2 8位电流舵DAC的版图设计 | 第60-61页 |
| 5.3 8位电流舵DAC后仿真 | 第61-68页 |
| 5.3.1 静态性能仿真 | 第61-62页 |
| 5.3.2 动态性能仿真 | 第62-68页 |
| 5.4 后仿结果和设计指标的对比 | 第68页 |
| 5.5 芯片引脚介绍 | 第68-69页 |
| 5.6 静态性能测试方案 | 第69页 |
| 5.7 动态性能测试方案 | 第69-70页 |
| 5.8 本章小结 | 第70-72页 |
| 第六章 总结与展望 | 第72-74页 |
| 6.1 总结 | 第72页 |
| 6.2 展望 | 第72-74页 |
| 致谢 | 第74-76页 |
| 参考文献 | 第76-78页 |
| 已发表论文 | 第78页 |
