| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第9-13页 |
| 1.1. 课题背景 | 第9-10页 |
| 1.2. 发展现状 | 第10页 |
| 1.3. 课题研究的意义 | 第10-11页 |
| 1.4. 论文的主要工作及内容安排 | 第11-13页 |
| 第二章 超奈奎斯特原理 | 第13-29页 |
| 2.1. FTN技术原理 | 第13-15页 |
| 2.2. 系统框图 | 第15页 |
| 2.3. FTN系统发送端 | 第15-20页 |
| 2.3.1. 成形脉冲 | 第17-19页 |
| 2.3.2. 压缩因子 | 第19-20页 |
| 2.4. FTN系统接收端 | 第20-28页 |
| 2.4.1. 基于最大后验概率准则的逐符号MAP均衡 | 第20-25页 |
| 2.4.2. 基于Underboeck模型的MAP均衡算法 | 第25-26页 |
| 2.4.3. 基于Turbo结构的迭代均衡-译码算法 | 第26-28页 |
| 2.5. 本章总结 | 第28-29页 |
| 第三章 超奈奎斯特系统设计与优化 | 第29-36页 |
| 3.1. 系统设计 | 第29页 |
| 3.2. FTN系统的信噪比定义 | 第29-31页 |
| 3.3. FTN系统性能 | 第31-35页 |
| 3.4. 本章总结 | 第35-36页 |
| 第四章 超奈奎斯特系统基带硬件设计 | 第36-58页 |
| 4.1. FPGA硬件开发平台 | 第36页 |
| 4.2. 系统框图 | 第36-37页 |
| 4.3. 成形脉冲滤波 | 第37-39页 |
| 4.4. 匹配滤波 | 第39页 |
| 4.5. Turbo结构的迭代均衡-译码 | 第39-49页 |
| 4.5.1. LDPC译码器简介 | 第39-40页 |
| 4.5.2. 迭代结构控制 | 第40-42页 |
| 4.5.3. MAP均衡器 | 第42-49页 |
| 4.6. FTN系统硬件设计测试结果 | 第49-56页 |
| 4.6.1. FTN系统资源消耗和吞吐量分析 | 第49-50页 |
| 4.6.2. FTN系统各模块测试结果 | 第50-55页 |
| 4.6.3. FTN系统整体测试结果 | 第55-56页 |
| 4.7. 本章总结 | 第56-58页 |
| 第五章 数字中频设计 | 第58-68页 |
| 5.1. 数字中频原理 | 第58-61页 |
| 5.1.1. 插值和抽取原理 | 第58-61页 |
| 5.1.2. 频谱搬移原理 | 第61页 |
| 5.2. 数字中频框图 | 第61-62页 |
| 5.3. 数字中频部分设计验证 | 第62-67页 |
| 5.4. FTN系统的中频频段传输 | 第67页 |
| 5.5. 本章总结 | 第67-68页 |
| 第六章 总结与展望 | 第68-70页 |
| 6.1. 论文总结 | 第68-69页 |
| 6.2. 下一步的研究工作 | 第69-70页 |
| 参考文献 | 第70-73页 |
| 附录 | 第73-77页 |
| 致谢 | 第77-78页 |
| 作者攻读学位期间发表的学术论文目录 | 第78页 |
