6.25Gbps高速串行多协议数据发送器的设计
| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 1 绪论 | 第7-14页 |
| 1.1 课题研究背景 | 第7-11页 |
| 1.2 高速串行通信技术的研究现状 | 第11-12页 |
| 1.3 本文的主要工作 | 第12-13页 |
| 1.4 本文的结构 | 第13-14页 |
| 2 高速串行数据传输概述 | 第14-39页 |
| 2.1 高速信号完整性分析 | 第14-21页 |
| 2.1.1 传输线理论 | 第15-18页 |
| 2.1.2 趋肤效应 | 第18-19页 |
| 2.1.3 邻近效应 | 第19页 |
| 2.1.4 介质损耗 | 第19-20页 |
| 2.1.5 信号的反射 | 第20-21页 |
| 2.1.6 串扰 | 第21页 |
| 2.2 码间干扰及均衡技术 | 第21-29页 |
| 2.2.1 码间干扰 | 第21-22页 |
| 2.2.2 均衡技术 | 第22-29页 |
| 2.3 接口电路的实现技术 | 第29-38页 |
| 2.3.1 常见的接口电路结构 | 第31-35页 |
| 2.3.2 SST工作原理 | 第35-38页 |
| 2.4 本章小结 | 第38-39页 |
| 3 发送器电路设计 | 第39-57页 |
| 3.1 设计目标 | 第39-40页 |
| 3.2 电路的总体结构 | 第40-41页 |
| 3.3 相关电路模块的设计 | 第41-56页 |
| 3.3.1 二分频电路 | 第41-43页 |
| 3.3.2 1:4占空比的五分频电路 | 第43-46页 |
| 3.3.3 5:1并转串电路 | 第46-47页 |
| 3.3.4 2:1并转串电路 | 第47-49页 |
| 3.3.5 带有预加重的SST驱动电路 | 第49-56页 |
| 3.4 本章小结 | 第56-57页 |
| 4 发送器版图设计 | 第57-60页 |
| 4.1 版图中的寄生效应及设计考虑 | 第57页 |
| 4.2 版图的整体布局 | 第57-59页 |
| 4.3 版图的整体绘制 | 第59-60页 |
| 5 发送器电路仿真验证 | 第60-75页 |
| 5.1 整体仿真电路结构图 | 第60页 |
| 5.2 前仿结果 | 第60-69页 |
| 5.3 后仿结果 | 第69-74页 |
| 5.4 本章小结 | 第74-75页 |
| 6 结论 | 第75-77页 |
| 6.1 回顾与总结 | 第75页 |
| 6.2 未来的展望 | 第75-77页 |
| 参考文献 | 第77-79页 |
| 攻读硕士学位期间发表学术论文情况 | 第79-80页 |
| 致谢 | 第80-82页 |
