基于“YHFT-XDSP”XMC接口的预取结构的设计与实现
| 摘要 | 第9-10页 |
| ABSTRACT | 第10页 |
| 第一章 绪论 | 第12-19页 |
| 1.1 引言 | 第12页 |
| 1.2 课题研究背景 | 第12-15页 |
| 1.2.1 DSP“存储墙”问题 | 第12-14页 |
| 1.2.2“YHFT-XDSP”体系结构概述 | 第14-15页 |
| 1.2.3 Cache失效和预取 | 第15页 |
| 1.3 国内外相关研究 | 第15-17页 |
| 1.4 本文所做工作 | 第17页 |
| 1.5 文章结构 | 第17-18页 |
| 1.6 本章小结 | 第18-19页 |
| 第二章 附加数据过滤层的分离式预取结构 | 第19-37页 |
| 2.1 预取策略的选择 | 第19-23页 |
| 2.1.1 Cache失效行为分析 | 第19-21页 |
| 2.1.2 预取策略的选择 | 第21-23页 |
| 2.2 附加数据过滤层的分离式预取机制 | 第23-25页 |
| 2.2.1 命中判断 | 第24页 |
| 2.2.2 数据过滤层检测 | 第24-25页 |
| 2.2.3 预取读请求生成 | 第25页 |
| 2.3 预取结构的实现 | 第25-32页 |
| 2.3.1 命中判断模块 | 第26-27页 |
| 2.3.2 预取处理模块 | 第27-29页 |
| 2.3.3 数据输入输出模块 | 第29-30页 |
| 2.3.4 控制寄存器模块 | 第30-32页 |
| 2.4 预取实例 | 第32-35页 |
| 2.5 本章小结 | 第35-37页 |
| 第三章 基于XMC的预取结构的设计与实现 | 第37-48页 |
| 3.1 扩展存储控制器概述 | 第37-39页 |
| 3.1.1 地址检索与扩展 | 第37-38页 |
| 3.1.2 存储保护机制 | 第38-39页 |
| 3.2 流水化的预取结构 | 第39-44页 |
| 3.2.1 预取结构的改进 | 第40-42页 |
| 3.2.2 可配置预取使能 | 第42-43页 |
| 3.2.3 一致性维护 | 第43-44页 |
| 3.3 请求仲裁和数据分发 | 第44-47页 |
| 3.3.1 请求仲裁 | 第44-45页 |
| 3.3.2 请求生成状态机 | 第45-46页 |
| 3.3.3 数据分发状态机 | 第46-47页 |
| 3.4 本章小结 | 第47-48页 |
| 第四章 验证与优化 | 第48-68页 |
| 4.1 验证方法 | 第48-51页 |
| 4.1.1 模拟验证 | 第48-49页 |
| 4.1.2 FPGA仿真验证 | 第49-50页 |
| 4.1.3 验证策略 | 第50-51页 |
| 4.2 模拟验证 | 第51-63页 |
| 4.2.1 功能验证 | 第51-57页 |
| 4.2.2 覆盖率分析 | 第57-58页 |
| 4.2.3 性能评估 | 第58-63页 |
| 4.3 FPGA仿真验证 | 第63-65页 |
| 4.3.1 FPGA验证过程 | 第63-64页 |
| 4.3.2 FPGA验证结果 | 第64-65页 |
| 4.4 综合优化 | 第65-67页 |
| 4.4.1 优化约束 | 第65页 |
| 4.4.2 综合运行 | 第65-66页 |
| 4.4.3 综合优化结果 | 第66-67页 |
| 4.5 本章小结 | 第67-68页 |
| 第五章 结束语 | 第68-70页 |
| 致谢 | 第70-72页 |
| 参考文献 | 第72-75页 |
| 作者在学期间取得的学术成果 | 第75页 |
