| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 1 绪论 | 第10-20页 |
| 1.1 研究背景与意义 | 第10页 |
| 1.2 图像格式分析 | 第10-12页 |
| 1.3 H.264 编码 | 第12-16页 |
| 1.3.1 简介 | 第12-13页 |
| 1.3.2 原理 | 第13-16页 |
| 1.4 国内外主流方案分析对比 | 第16-19页 |
| 1.4.1 安霸方案 | 第16-17页 |
| 1.4.2 海思方案 | 第17-18页 |
| 1.4.3 TI方案 | 第18页 |
| 1.4.4 综合对比分析 | 第18-19页 |
| 1.5 研究内容及论文结构安排 | 第19-20页 |
| 2 硬件电路设计 | 第20-30页 |
| 2.1 总体方案设计 | 第20页 |
| 2.2 电源模块设计 | 第20-21页 |
| 2.2.1 输入电压管理模块 | 第20-21页 |
| 2.2.2 其他电源管理模块 | 第21页 |
| 2.3 多接口视频采集设计 | 第21-25页 |
| 2.3.1 数字视频接口与模拟视频接口设计 | 第21-23页 |
| 2.3.2 高清接口设计 | 第23-24页 |
| 2.3.3 Camera Link接口设计 | 第24-25页 |
| 2.4 其他接口设计 | 第25-29页 |
| 2.4.1 串口与JTAG接口设计 | 第25-27页 |
| 2.4.2 LCD接口与网口设计 | 第27-29页 |
| 2.4.3 DSP与FPGA互连接口设计 | 第29页 |
| 2.5 本章小结 | 第29-30页 |
| 3 视频采集与传输逻辑设计 | 第30-41页 |
| 3.1 整体FPGA逻辑设计 | 第30页 |
| 3.2 视频采集逻辑设计 | 第30-34页 |
| 3.2.1 模拟、数字接口视频数据采集逻辑设计 | 第30-32页 |
| 3.2.2 Camera Link接口视频数据采集逻辑设计 | 第32-33页 |
| 3.2.3 高清接口视频数据采集逻辑设计 | 第33-34页 |
| 3.3 数据缓存逻辑设计 | 第34-35页 |
| 3.4 FPGA与DSP通信（GPMC）逻辑设计 | 第35-41页 |
| 3.4.1 GPMC简介 | 第35-36页 |
| 3.4.2 GPMC功能描述 | 第36页 |
| 3.4.3 GPMC工作模式与集成 | 第36-38页 |
| 3.4.4 GPMC的使用 | 第38-40页 |
| 3.4.5 总结 | 第40-41页 |
| 4 达芬奇构架分析与编码设计 | 第41-54页 |
| 4.1 DSP选取 | 第41页 |
| 4.2 DM8148构架分析 | 第41-43页 |
| 4.2.1 ARM?Cortex-A8微处理器单元（MPU）子系统 | 第41-42页 |
| 4.2.2 C674x子系统 | 第42-43页 |
| 4.3 主要模块分析 | 第43-50页 |
| 4.3.1 媒体控制器子系统（M3） | 第43-45页 |
| 4.3.2 高清晰度视频处理子系统（HDVPSS） | 第45-48页 |
| 4.3.3 高清视频协处理器子系统（HDVICP） | 第48-50页 |
| 4.4 H.264 编码软件设计与实现 | 第50-54页 |
| 4.4.1 Buffer管理机制 | 第50页 |
| 4.4.2 编码软件实现 | 第50-54页 |
| 5 解码显示验证与分析 | 第54-62页 |
| 5.1 视频解码显示 | 第54-56页 |
| 5.1.1 解码流程 | 第54-55页 |
| 5.1.2 显示流程 | 第55-56页 |
| 5.2 结果验证 | 第56-61页 |
| 5.2.1 静态编码验证 | 第56-60页 |
| 5.2.2 时采集编解码验证 | 第60-61页 |
| 5.3 本章小总结 | 第61-62页 |
| 6 总结与展望 | 第62-63页 |
| 6.1 总结 | 第62页 |
| 6.2 不足与展望 | 第62-63页 |
| 附录 | 第63-64页 |
| 参考文献 | 第64-67页 |
| 攻读硕士学位期间发表的论文及所取得的科研成果 | 第67-68页 |
| 致谢 | 第68-69页 |
