| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-21页 |
| 1.1 研究背景和意义 | 第15-17页 |
| 1.2 国内外研究现状 | 第17-19页 |
| 1.3 本文主要工作 | 第19页 |
| 1.4 论文章节安排 | 第19-21页 |
| 第二章 逻辑内建自测试基本原理 | 第21-35页 |
| 2.1 测试基本原理 | 第21-24页 |
| 2.1.1 故障模型 | 第21-22页 |
| 2.1.2 故障的检测 | 第22-23页 |
| 2.1.3 测试故障覆盖率 | 第23-24页 |
| 2.2 逻辑内建自测试预处理 | 第24-28页 |
| 2.2.1 扫描链的插入 | 第24-26页 |
| 2.2.2 未知态的处理 | 第26-28页 |
| 2.3 逻辑内建自测试技术 | 第28-33页 |
| 2.3.1 逻辑内建自测试技术的优点 | 第28-31页 |
| 2.3.2 逻辑内建自测试的基本结构 | 第31-33页 |
| 2.4 本章小结 | 第33-35页 |
| 第三章 兼容Power架构微处理器内核LBIST的设计与实现 | 第35-69页 |
| 3.1 微处理器分析及测试策略 | 第35-38页 |
| 3.1.1 PP处理器结构分析及测试预处理 | 第35-37页 |
| 3.1.2 逻辑内建自测试的植入策略 | 第37-38页 |
| 3.2 逻辑内建自测试的总体设计 | 第38-41页 |
| 3.3 测试控制模块的设计实现 | 第41-44页 |
| 3.4 响应压缩模块的设计实现 | 第44-48页 |
| 3.5 测试向量产生模块的设计实现 | 第48-64页 |
| 3.5.1 测试向量产生模块总体设计 | 第48-50页 |
| 3.5.2 线性反馈移位寄存器的设计 | 第50-58页 |
| 3.5.3 相移位器的设计 | 第58-61页 |
| 3.5.4 加权集伪随机的设计 | 第61-64页 |
| 3.6 测试点的插入以及与扫描技术的结合 | 第64-67页 |
| 3.7 本章小结 | 第67-69页 |
| 第四章 测试结果及分析 | 第69-81页 |
| 4.1 测试验证平台 | 第69-74页 |
| 4.2 数据结果分析 | 第74-79页 |
| 4.3 本章小结 | 第79-81页 |
| 第五章 总结与展望 | 第81-83页 |
| 5.1 全文总结 | 第81-82页 |
| 5.2 研究展望 | 第82-83页 |
| 参考文献 | 第83-87页 |
| 致谢 | 第87-89页 |
| 作者简介 | 第89-90页 |