基于TMS320C6678处理器的图像处理平台设计
| 致谢 | 第1-5页 |
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-11页 |
| 1 诸论 | 第11-17页 |
| ·课题研究背景和意义 | 第11-12页 |
| ·国内外多核DSP研究现状 | 第12-15页 |
| ·论文主要工作及结构安排 | 第15-17页 |
| 2 TI新型多核DSP | 第17-25页 |
| ·引言 | 第17页 |
| ·TMS320C6678概述 | 第17页 |
| ·电源管理 | 第17-20页 |
| ·TMS320C6678供电要求 | 第17-18页 |
| ·Smart Reflex技术 | 第18-19页 |
| ·PSC模块 | 第19-20页 |
| ·时钟管理 | 第20-21页 |
| ·复位模块 | 第21-22页 |
| ·中断 | 第22-24页 |
| ·Core Pac Interrupt | 第22-23页 |
| ·CIC Interrupt | 第23-24页 |
| ·本章小结 | 第24-25页 |
| 3 系统板硬件电路设计 | 第25-53页 |
| ·引言 | 第25-26页 |
| ·系统整体结构分析 | 第26-27页 |
| ·电源模块设计 | 第27-36页 |
| ·电源模块功耗分析 | 第27-30页 |
| ·电源上电时序分析 | 第30-32页 |
| ·电源模块设计方案 | 第32-36页 |
| ·时钟模块设计 | 第36-37页 |
| ·时钟模块概述 | 第36-37页 |
| ·时钟模块设计方案 | 第37页 |
| ·存储模块设计 | 第37-39页 |
| ·Flash及ROM存储器设计方案 | 第38页 |
| ·DDR及SRAM存储器设计方案 | 第38-39页 |
| ·在线调试和离线加载模块设计 | 第39-40页 |
| ·控制模块设计 | 第40页 |
| ·片间通信模块设计 | 第40-42页 |
| ·C6678同Virtex-5 的通信 | 第40-42页 |
| ·Virtex-5 同CPLD的通信 | 第42页 |
| ·信号完整性分析 | 第42-48页 |
| ·信号完整性问题概述 | 第42页 |
| ·信号完整性分析 | 第42-44页 |
| ·Hyper Lynx仿真 | 第44-48页 |
| ·离线代码加载 | 第48-52页 |
| ·C6678离线加载概述 | 第48-49页 |
| ·基于I2C的代码加载 | 第49-51页 |
| ·基于NOR Flash的代码加载 | 第51-52页 |
| ·本章小结 | 第52-53页 |
| 4 系统平台处理能力优化 | 第53-68页 |
| ·引言 | 第53页 |
| ·C6678代码优化 | 第53-63页 |
| ·代码优化概述 | 第53-54页 |
| ·CPU数据处理能力优化 | 第54-57页 |
| ·CPU数据交换能力优化 | 第57-61页 |
| ·代码优化实例 | 第61-63页 |
| ·EDMA技术实现片间数据交换 | 第63-67页 |
| ·EDMA概述 | 第63-64页 |
| ·EDMA功能及原理 | 第64-65页 |
| ·EDMA数据测试和分析 | 第65-67页 |
| ·本章小结 | 第67-68页 |
| 5 结束语 | 第68-70页 |
| ·工作总结 | 第68-69页 |
| ·工作展望 | 第69-70页 |
| 参考文献 | 第70-73页 |
| 作者简介及在学期间发表的学术论文与研究成果 | 第73页 |
