基于FPGA的高清视频信号实时处理系统的研究
| 致谢 | 第1-6页 |
| 摘要 | 第6-7页 |
| ABSTRACT | 第7-12页 |
| 第一章 引言 | 第12-16页 |
| ·背景和意义 | 第12-13页 |
| ·国内外发展的现状 | 第13-14页 |
| ·论文的主要内容及结构安排 | 第14-16页 |
| 第二章 视频实时处理系统的硬件设计 | 第16-32页 |
| ·FPGA 控制单元 | 第17-20页 |
| ·FPGA 介绍 | 第17页 |
| ·FPGA 芯片的选择 | 第17-19页 |
| ·FPGA 配置电路 | 第19-20页 |
| ·视频采集单元 | 第20-23页 |
| ·HD-SDI 视频采集单元 | 第20-22页 |
| ·PAL 视频采集单元 | 第22-23页 |
| ·视频显示单元 | 第23-25页 |
| ·HD-SDI 视频显示单元 | 第24页 |
| ·PAL 视频显示单元 | 第24-25页 |
| ·视频缓存单元 | 第25-27页 |
| ·存储芯片的选择 | 第26页 |
| ·视频缓存电路设计 | 第26-27页 |
| ·UART 通信单元 | 第27-29页 |
| ·RS-232C 介绍及电路设计 | 第27-28页 |
| ·RS-485 介绍及电路设计 | 第28-29页 |
| ·系统电源部分 | 第29-30页 |
| ·总结 | 第30-32页 |
| 第三章 高清视频信号实时处理的软件设计 | 第32-49页 |
| ·高清视频信号特点 | 第32-37页 |
| ·HD-SDI 视频信号 | 第33-36页 |
| ·HD-SDI 信道编码 | 第36-37页 |
| ·高清视频信号采集单元 | 第37-40页 |
| ·串并转换器 | 第37-38页 |
| ·数据解扰器 | 第38-39页 |
| ·序列检测器 | 第39-40页 |
| ·高清视频信号缓存设计 | 第40-44页 |
| ·乒乓缓存设计 | 第40-41页 |
| ·SRAM 读写控制器 | 第41-44页 |
| ·高清视频信号显示单元 | 第44-48页 |
| ·数据恢复器 | 第44-46页 |
| ·数据加扰器 | 第46-47页 |
| ·并串转换器 | 第47-48页 |
| ·本章总结 | 第48-49页 |
| 第四章 高清视频信号实时处理的算法设计 | 第49-75页 |
| ·中值滤波 | 第49-55页 |
| ·中值滤波原理 | 第49-50页 |
| ·快速中值滤波算法 | 第50-52页 |
| ·中值滤波的 FPGA 实现 | 第52-54页 |
| ·试验结果及分析 | 第54-55页 |
| ·直方图均衡化 | 第55-61页 |
| ·直方图概述 | 第55页 |
| ·直方图均衡化 | 第55-58页 |
| ·直方图均衡化的 FPGA 实现 | 第58-61页 |
| ·试验结果及分析 | 第61页 |
| ·图像缩放 | 第61-70页 |
| ·图像缩放原理及经典方法 | 第62-64页 |
| ·自适应插值方法 | 第64-66页 |
| ·图像缩放在 FPGA 中实现 | 第66-68页 |
| ·试验结果及分析 | 第68-70页 |
| ·运动目标的检测 | 第70-74页 |
| ·运动目标的检测 | 第70-71页 |
| ·帧间差分法 | 第71-72页 |
| ·运动目标的检测在 FPGA 中实现 | 第72-74页 |
| ·试验结果及分析 | 第74页 |
| ·本章总结 | 第74-75页 |
| 第五章 总结与展望 | 第75-77页 |
| 参考文献 | 第77-80页 |
| 附录 | 第80-94页 |
| 作者简介及在学期间发表的学术论文 | 第94页 |
