| 作者简介 | 第1-6页 |
| 摘要 | 第6-7页 |
| Abstract | 第7-12页 |
| 第一章 绪论 | 第12-24页 |
| §1.1 信道编码的发展历程 | 第12-15页 |
| ·信道编码定理与信道容量 | 第12-13页 |
| ·信道编码的发展简史 | 第13-15页 |
| §1.2 LDPC码的发展与现状 | 第15-23页 |
| ·LDPC码的构造 | 第15-17页 |
| ·LDPC码的编码 | 第17-18页 |
| ·LDPC码的译码 | 第18-19页 |
| ·LDPC码的性能分析 | 第19-21页 |
| ·LDPC码的硬件实现 | 第21-23页 |
| §1.3 论文的内容安排及研究成果 | 第23-24页 |
| 第二章 LDPC码的基本原理 | 第24-38页 |
| §2.1 LDPC码的基本概念及相关定义 | 第24-27页 |
| §2.2 LDPC码的构造准则 | 第27-28页 |
| §2.3 LDPC码的编码算法 | 第28-29页 |
| §2.4 LDPC码的译码算法 | 第29-36页 |
| ·LDPC码的消息传递原理 | 第29-31页 |
| ·基于不同测度的和积译码算法 | 第31-32页 |
| ·基于对数似然比的和积算法（LLR-SPA） | 第32-34页 |
| ·SPA的简化算法 | 第34-36页 |
| ·LLR测度下译码复杂度分析 | 第36页 |
| §2.5 小结 | 第36-38页 |
| 第三章 LDPC码的快速编码算法及高速FPGA设计 | 第38-48页 |
| §3.1 引言 | 第38-39页 |
| §3.2 快速流水线双向递归编码算法 | 第39-40页 |
| §3.3 编码器的FPGA硬件实现架构 | 第40-43页 |
| ·行间串行列间并行的计算结构 | 第41-42页 |
| ·双向递归快速流水线电路 | 第42-43页 |
| §3.4 存储器管理与设计 | 第43-44页 |
| §3.5 实现结果及其分析 | 第44-46页 |
| §3.6 小结 | 第46-48页 |
| 第四章 高速高效的LDPC码译码器架构及FPGA实现技术 | 第48-68页 |
| §4.1 引言 | 第48-49页 |
| §4.2 QC-LDPC译码器译码码字的高效存储方法 | 第49-53页 |
| ·高效存储译码架构 | 第49-51页 |
| ·存储资源消耗量分析 | 第51-52页 |
| ·实现结果及分析 | 第52-53页 |
| §4.3 基于FPGA的低存储量高速QC-LDPC码译码器设计 | 第53-60页 |
| ·传统的QC-LDPC码译码器设计方案 | 第53-55页 |
| ·改进的两帧并行译码器方案 | 第55-56页 |
| ·低存储量的高速译码器 | 第56-59页 |
| ·实现结果 | 第59-60页 |
| §4.4 最大迭代次数可变的LDPC译码方法 | 第60-66页 |
| ·现有的译码器设计 | 第61页 |
| ·最大迭代次数可变的译码器设计 | 第61-65页 |
| ·实现结果及分析 | 第65-66页 |
| §4.5 小结 | 第66-68页 |
| 第五章 基于FPGA的LDPC码编译码器联合设计 | 第68-82页 |
| §5.1 引言 | 第68页 |
| §5.2 LDPC码的编译码过程及分析 | 第68-72页 |
| ·基于H矩阵的LDPC编码 | 第68-70页 |
| ·LDPC码的译码过程分析 | 第70-72页 |
| §5.3 编译码器的联合设计 | 第72-75页 |
| ·编译码器复合结构 | 第72-74页 |
| ·编译码器的码长码率兼容设计 | 第74-75页 |
| §5.4 编译码器关键模块的流水线实现 | 第75-77页 |
| ·变量节点处理单元（VNU） | 第76页 |
| ·校验节点处理单元（CNU） | 第76-77页 |
| ·编码校验位计算单元（ENC） | 第77页 |
| §5.5 硬件实现结果 | 第77-80页 |
| §5.6 小结 | 第80-82页 |
| 第六章 LDPC码的动态策略分层译码算法 | 第82-96页 |
| §6.1 引言 | 第82-83页 |
| §6.2 LDPC码的静态策略译码算法 | 第83-85页 |
| ·Row-Layered BP算法 | 第84-85页 |
| ·Column-Layered BP算法 | 第85页 |
| §6.3 LDPC码的动态策略译码算法 | 第85-88页 |
| ·基于贪婪算法的RBP算法 | 第86-87页 |
| ·NW-RBP算法 | 第87-88页 |
| §6.4 一种有效的低复杂度LDPC动态策略列分层译码算法 | 第88-89页 |
| §6.5 动态策略译码复杂度比较 | 第89-91页 |
| ·计算剩余信息的复杂度 | 第89页 |
| ·节点更新的计算复杂度 | 第89-91页 |
| §6.6 仿真结果及分析 | 第91-94页 |
| ·仿真结果一 | 第91-93页 |
| ·仿真结果二 | 第93页 |
| ·仿真结果三 | 第93-94页 |
| §6.7 小结 | 第94-96页 |
| 结束语 | 第96-98页 |
| 致谢 | 第98-100页 |
| 参考文献 | 第100-112页 |
| 攻读博士期间完成的论文和科研工作 | 第112-113页 |
