数字电视中的RS译码器及LDPC编译码器设计与硬件实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-15页 |
| 第一章 引言 | 第15-21页 |
| ·数字通信系统中的信道编码 | 第15-17页 |
| ·数字通信系统的组成 | 第15-16页 |
| ·纠错码分类 | 第16-17页 |
| ·RS 码和LDPC 码的研究情况和设计流程 | 第17-19页 |
| ·RS 码研究情况 | 第17页 |
| ·LDPC 码研究情况 | 第17-18页 |
| ·FEC 编译码器的硬件设计流程 | 第18-19页 |
| ·本论文的选题和研究内容 | 第19-21页 |
| ·选题意义和课题来源 | 第19页 |
| ·论文主要贡献和内容安排 | 第19-21页 |
| 第二章 RS 码原理及算法 | 第21-28页 |
| ·RS 码原理 | 第21-24页 |
| ·BCH 码原理 | 第21-22页 |
| ·有限域 | 第22页 |
| ·RS 码 | 第22-23页 |
| ·STiMi 标准中的RS 码 | 第23-24页 |
| ·RS 码译码算法 | 第24-28页 |
| ·BCH 码译码的一般原理 | 第24页 |
| ·RS 码的代数译码算法描述 | 第24-28页 |
| 第三章 RS 码译码器结构及硬件实现 | 第28-42页 |
| ·基于 iBM 算法的 RS 译码器结构设计 | 第28-36页 |
| ·总体结构设计 | 第28页 |
| ·计算伴随式模块设计 | 第28-30页 |
| ·关键方程求解模块设计 | 第30-34页 |
| ·计算错误位置和计算错误值模块设计 | 第34-36页 |
| ·有限域乘法器设计 | 第36-38页 |
| ·有限域乘法器的设计 | 第36-38页 |
| ·乘数为参数的有限域乘法器的优化 | 第38页 |
| ·本章小结 | 第38-42页 |
| 第四章 LDPC 码原理及算法 | 第42-61页 |
| ·LDPC 码原理 | 第42-46页 |
| ·分组码 | 第42-43页 |
| ·LDPC 码原理 | 第43-44页 |
| ·DMB-T 标准中的LDPC 码 | 第44-46页 |
| ·LDPC 码译码算法 | 第46-57页 |
| ·TPMP 算法 | 第46-50页 |
| ·TDMP 算法 | 第50-57页 |
| ·基于DMB-T 标准的LDPC 码译码性能 | 第57-61页 |
| 第五章 LDPC 码编译码器结构及硬件实现 | 第61-80页 |
| ·LDPC 编码器设计 | 第61-68页 |
| ·基于QC 矩阵的LDPC 编码过程分析 | 第61-63页 |
| ·LDPC 编码器设计 | 第63-66页 |
| ·设计结果 | 第66-68页 |
| ·LDPC 的译码器设计 | 第68-79页 |
| ·基于TDMP 算法的结构设计 | 第68-73页 |
| ·基于BCJR 算法的分量译码器模块设计 | 第73-75页 |
| ·软入软出译码器阵列设计 | 第75-76页 |
| ·存储空间的划分. | 第76-77页 |
| ·交换网络设计 | 第77-79页 |
| ·设计结果 | 第79-80页 |
| 第六章 结论 | 第80-81页 |
| ·全文总结 | 第80页 |
| ·未来的研究方向 | 第80-81页 |
| 致谢 | 第81-82页 |
| 参考文献 | 第82-84页 |
| 硕士研究生期间取得的研究成果 | 第84-85页 |
| 个人简历 | 第85-86页 |
