| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-13页 |
| ·课题背景 | 第9-10页 |
| ·1553B总线的产生及发展 | 第10-11页 |
| ·数字集成电路技术的发展 | 第11页 |
| ·本文的研究工作和内容安排 | 第11-13页 |
| 第二章 1553B总线传输协议简介 | 第13-23页 |
| ·概述 | 第13-20页 |
| ·硬件构成 | 第13-14页 |
| ·编码方式 | 第14页 |
| ·字的类型 | 第14-18页 |
| ·总线消息传输格式 | 第18-19页 |
| ·1553B总线的方式指令 | 第19-20页 |
| ·MIL-STD-1553B总线通讯层次划分 | 第20-21页 |
| ·1553B总线同其它航电总线的对比 | 第21-22页 |
| ·本章小结 | 第22-23页 |
| 第三章 1553B总线协议接口的设计实现 | 第23-52页 |
| ·概述 | 第23-24页 |
| ·1553B总线接口功能分析 | 第24-26页 |
| ·总线控制器（BC）的功能 | 第24-25页 |
| ·远程终端（RT）的功能 | 第25页 |
| ·总线监视器（MT）的功能 | 第25页 |
| ·BC/RT/MT 通用终端的功能 | 第25-26页 |
| ·1553B协议芯片整体设计方案 | 第26-27页 |
| ·设计目标 | 第26页 |
| ·总线接口设计整体方案 | 第26-27页 |
| ·总线控制器（BC）的设计 | 第27-43页 |
| ·曼彻斯特解码单元的设计 | 第28-30页 |
| ·曼彻斯特编码单元的设计 | 第30-32页 |
| ·BC 自身命令字分析单元 | 第32-33页 |
| ·发送控制单元 | 第33-34页 |
| ·状态字译码及接收控制单元 | 第34-35页 |
| ·地址译码 | 第35-37页 |
| ·发送超时检测 | 第37页 |
| ·中断控制 | 第37-38页 |
| ·检错控制 | 第38-40页 |
| ·DSP 处理器的通信接口 | 第40-43页 |
| ·远程终端（RT）的设计 | 第43-47页 |
| ·命令字译码/接收控制单元 | 第44-45页 |
| ·状态字设置及命令字寄存单元 | 第45-47页 |
| ·发送控制单元 | 第47页 |
| ·总线监控器（MT）的设计 | 第47-49页 |
| ·BC/RT/MT 三种终端工作流程 | 第49-50页 |
| ·总线接口系统的综合与实现 | 第50页 |
| ·本章小结 | 第50-52页 |
| 第四章 1553B总线接口设计的测试及验证 | 第52-71页 |
| ·协议芯片测试系统的硬件设计 | 第52-61页 |
| ·模拟收发器 | 第53-56页 |
| ·FPGA 芯片XC2V2000 介绍及外围电路设计 | 第56-57页 |
| ·FPGA 下载电路 | 第57-59页 |
| ·DSP 处理器ADSP21161 介绍 | 第59页 |
| ·DSP 与FPGA 接口电路设计 | 第59-61页 |
| ·DSP 模块硬件设计 | 第61页 |
| ·仿真验证结果 | 第61-66页 |
| ·BC 模式下的仿真结果 | 第62-63页 |
| ·RT 模式下的仿真结果 | 第63-66页 |
| ·MT 模式下的仿真结果 | 第66页 |
| ·硬件测试 | 第66-70页 |
| ·本章小结 | 第70-71页 |
| 第五章 总结 | 第71-74页 |
| ·论文总结 | 第71页 |
| ·未来工作展望 | 第71-74页 |
| 参考文献 | 第74-76页 |
| 致谢 | 第76-77页 |
| 攻读硕士学位期间取得的研究成果 | 第77-78页 |