| 摘要 | 第1-5页 |
| Abstract | 第5-6页 |
| 目录 | 第6-10页 |
| 第一章绪论 | 第10-16页 |
| ·光纤通信系统 | 第10-12页 |
| ·光纤通信简介 | 第10-11页 |
| ·光纤传输系统 | 第11-12页 |
| ·工艺选择 | 第12-13页 |
| ·设计流程 | 第13-15页 |
| ·论文组织 | 第15-16页 |
| 第二章 1:4 分频器的电路设计 | 第16-38页 |
| ·触发器与锁存器 | 第17-18页 |
| ·锁存器的选择 | 第18-24页 |
| ·源极耦合逻辑（SCFL）锁存器 | 第18-19页 |
| ·伪差分（pseudo-differential latch）锁存器 | 第19-20页 |
| ·差动动态锁存器 | 第20-22页 |
| ·单端动态锁存器 | 第22-24页 |
| ·综述 | 第24页 |
| ·系统设计 | 第24-25页 |
| ·1:2 分频器 | 第25-31页 |
| ·结构及工作原理 | 第25-28页 |
| ·设计过程 | 第28-30页 |
| ·设计要点 | 第30-31页 |
| ·缓冲及接口电路 | 第31-34页 |
| ·级间缓冲的必要性及设计 | 第31-33页 |
| ·输入输出接口的设计 | 第33-34页 |
| ·前仿真结果 | 第34-38页 |
| 第三章1:4 分接器的电路设计 | 第38-64页 |
| ·复用技术 | 第38-39页 |
| ·分接器的基本结构 | 第39-43页 |
| ·串型分接器 | 第39-40页 |
| ·并型分接器 | 第40-41页 |
| ·树型分接器 | 第41-43页 |
| ·系统设计 | 第43-44页 |
| ·CMOS 逻辑电路 | 第44-52页 |
| ·CMOS 传输门 | 第45-46页 |
| ·CMOS 反相器 | 第46-52页 |
| ·D 触发器的设计 | 第52-56页 |
| ·触发器的性能与设计要求 | 第52-53页 |
| ·CMOS 准静态触发器 | 第53-55页 |
| ·MCML 逻辑 | 第55页 |
| ·总结 | 第55-56页 |
| ·时钟2 分频电路 | 第56页 |
| ·1:2 分接器的设计 | 第56-57页 |
| ·数据接口与时钟接口的设计 | 第57-58页 |
| ·输入输出接口的设计 | 第58-59页 |
| ·前仿真结果 | 第59-64页 |
| 第四章 版图设计 | 第64-82页 |
| ·版图设计引入的效应 | 第64-66页 |
| ·寄生效应 | 第64-65页 |
| ·闩锁效应 | 第65页 |
| ·天线效应 | 第65页 |
| ·电阻效应 | 第65页 |
| ·线电流密度 | 第65页 |
| ·对称性 | 第65-66页 |
| ·焊盘的分析与改进 | 第66-69页 |
| ·版图设计的要点 | 第69-71页 |
| ·1:4 分频器的版图设计 | 第71-75页 |
| ·1:4 分频器的后仿真 | 第73-75页 |
| ·1:4 分接器的版图设计 | 第75-81页 |
| ·1:4 分接器的后仿真 | 第77-81页 |
| ·常用服务器指令 | 第81-82页 |
| 第五章 芯片测试与结果分析 | 第82-94页 |
| ·测试环境 | 第82-83页 |
| ·测试内容 | 第83-92页 |
| ·1:4 分频器的在片测试 | 第83-87页 |
| ·1:4 分频器的封装测试 | 第87-92页 |
| ·测试结果分析 | 第92-94页 |
| ·在片测试分析 | 第92-93页 |
| ·封装测试分析 | 第93-94页 |
| 第六章 结论 | 第94-96页 |
| 致 谢 | 第96-97页 |
| 作者简介 | 第97页 |