16位高速DSP增强型同步串行口的设计
| 摘 要 | 第1-6页 |
| Abstract | 第6-7页 |
| 第一章 绪论 | 第7-9页 |
| ·需求分析 | 第7页 |
| ·课题的来源及意义 | 第7页 |
| ·本论文的主要工作 | 第7-8页 |
| ·本文的结构 | 第8-9页 |
| 第二章 F206 DSP 处理器体系结构分析 | 第9-18页 |
| ·F206 DSP 处理器概述 | 第9-10页 |
| ·总线结构 | 第10-11页 |
| ·中央处理单元 | 第11-16页 |
| ·输入比例部分 | 第12-13页 |
| ·乘法部分 | 第13-14页 |
| ·中央算术逻辑部分 | 第14-16页 |
| ·存储器和I/O 空间 | 第16-17页 |
| ·小结 | 第17-18页 |
| 第三章 增强型同步串行口的系统级设计 | 第18-25页 |
| ·同步串行口的基本原理 | 第18-19页 |
| ·同步串口基本操作 | 第19-24页 |
| ·各种信号 | 第19-20页 |
| ·FIFO 缓存器与寄存器 | 第20-21页 |
| ·中断和查错 | 第21-24页 |
| ·小结 | 第24-25页 |
| 第四章 增强型同步串行口的设计 | 第25-48页 |
| ·接收电路的设计 | 第25-27页 |
| ·突发模式的接收 | 第25-26页 |
| ·连续模式的接收 | 第26-27页 |
| ·发送电路的设计 | 第27-32页 |
| ·利用内部帧同步的突发模式传送 | 第28-29页 |
| ·利用外部帧同步的突发模式传送 | 第29-30页 |
| ·利用内部帧同步的连续模式传送 | 第30-31页 |
| ·利用外部帧同步的连续模式传送 | 第31-32页 |
| ·接收与发送电路的实现与研究 | 第32-33页 |
| ·同步串口中帧同步的设计 | 第33-35页 |
| ·并行同步设计思想 | 第33-34页 |
| ·多路并行帧同步系统 | 第34-35页 |
| ·FIFO 缓存器电路的设计 | 第35-39页 |
| ·FIFO 基本原理 | 第35-36页 |
| ·通用FIFO 的设计 | 第36-37页 |
| ·同步串口中FIFO 的设计 | 第37-39页 |
| ·同步串口中特殊功能的设计 | 第39-43页 |
| ·内部时钟和帧同步电路的设计 | 第39-41页 |
| ·多通道选择电路的设计 | 第41-43页 |
| ·同步串行口中的状态寄存器 | 第43-44页 |
| ·增强型同步串行口功能仿真分析 | 第44-47页 |
| ·比较及分析 | 第47页 |
| ·小结 | 第47-48页 |
| 第五章 片内其它外设的设计 | 第48-56页 |
| ·定时器的设计 | 第48-49页 |
| ·定时器的操作 | 第48-49页 |
| ·设置定时器的中断速率 | 第49页 |
| ·等待状态产生器的设计 | 第49-51页 |
| ·利用READY 信号产生等待状态 | 第50页 |
| ·利用片内等待状态产生器产生等待状态 | 第50-51页 |
| ·异步串行口的设计 | 第51-55页 |
| ·波特率发生器的设计 | 第52-53页 |
| ·ASP 发送与接收部分的操作 | 第53-54页 |
| ·中断的设计 | 第54-55页 |
| ·小结 | 第55-56页 |
| 第六章 总结和展望 | 第56-57页 |
| ·总结 | 第56页 |
| ·未来工作展望 | 第56-57页 |
| 参考文献 | 第57-59页 |
| 作者在攻读硕士学位期间发表的论文 | 第59-60页 |
| 致谢 | 第60页 |
