| 目录 | 第1-9页 |
| 第一章 绪论 | 第9-20页 |
| ·本文的研究背景和意义 | 第9-11页 |
| ·硬件行为级的优化设计 | 第11-12页 |
| ·Viterbi算法、Turbo译码和均衡器的结构 | 第12-18页 |
| ·VITERBI译码算法和结构 | 第12-14页 |
| ·TURBO码编译码器的结构 | 第14-16页 |
| ·均衡器的结构 | 第16-18页 |
| ·本文的主要工作和创新点 | 第18-20页 |
| 第二章 通信系统中的低功率技术 | 第20-38页 |
| ·延长电池使用寿命 | 第21-23页 |
| ·能量有效的信源编码 | 第23-25页 |
| ·多媒体通信中能量有效的MAC协议 | 第25-28页 |
| ·信道条件的自适应技术 | 第28-31页 |
| ·低功率数字CMOS集成电路的设计 | 第31-37页 |
| ·本章小结 | 第37-38页 |
| 第三章 Viterbi译码的优化设计和低功耗考虑 | 第38-72页 |
| ·低功率VITERBI译码器的简单介绍 | 第38-47页 |
| ·模块单元的低功率设计 | 第38-40页 |
| ·输出单元的低功率设计 | 第40-41页 |
| ·时钟门和使能激活方法 | 第41-42页 |
| ·减少留选路径存储的Viterbi译码 | 第42-43页 |
| ·自适应减少状态序列检测的Viterbi译码器 | 第43页 |
| ·减少搜索的Viterbi译码器 | 第43-45页 |
| ·减少数据流跳变的Viterbi译码器 | 第45-47页 |
| ·联合判决估计的VITERBI译码器 | 第47-59页 |
| ·联合判决估计Viterbi译码器的结构 | 第47-49页 |
| ·改进算法的性能分析 | 第49-50页 |
| ·BER上界公式的数值解 | 第50-52页 |
| ·计算机仿真结果 | 第52-58页 |
| ·复杂性和功耗的改进效果 | 第58-59页 |
| ·选择正确判决的VITERBI译码器 | 第59-69页 |
| ·选择正确判决Viterbi译码器的结构 | 第59-60页 |
| ·选择正确判决VD的性能分析 | 第60-62页 |
| ·译码性能BER上界公式的数值解 | 第62-63页 |
| ·计算机仿真结果 | 第63-65页 |
| ·选择正确判决与联合估计相结合的译码算法 | 第65-66页 |
| ·结合两种算法的VD的计算机仿真结果 | 第66-69页 |
| ·去除错误支路的VITERBI译码器 | 第69-71页 |
| ·本章小结 | 第71-72页 |
| 第四章 Turbo译码的优化设计和低功耗考虑 | 第72-89页 |
| ·SOVA译码算法 | 第72-73页 |
| ·TURBO译码低功率设计的简单介绍 | 第73-81页 |
| ·MAP算法的数据转换和存储探索方法 | 第73-77页 |
| ·3G标准中能量有效的Turbo译码 | 第77-79页 |
| ·减少信号跳变的Turbo码SOVA译码器 | 第79-80页 |
| ·分组Turbo码的减少搜索译码方法 | 第80-81页 |
| ·联合判决估计在TURBO码SOVA译码中的应用 | 第81-88页 |
| ·本章小结 | 第88-89页 |
| 第五章 均衡器面积和功耗的优化设计 | 第89-101页 |
| ·低功率均衡器 | 第89-94页 |
| ·改进滤波器结构的低功率均衡器 | 第89-91页 |
| ·DFE归一化LMS算法的早终止技术 | 第91-92页 |
| ·低功率相位分离自适应均衡器 | 第92-94页 |
| ·减少横向滤波器结构的硬件规模 | 第94-100页 |
| ·本章小结 | 第100-101页 |
| 第6章 总结与展望 | 第101-103页 |
| 致谢 | 第103-104页 |
| 参考文献 | 第104-115页 |
| 博士期间发表的论文 | 第115页 |