挠性寻北仪的关键技术研究
| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第1章 绪论 | 第10-17页 |
| ·课题研究的背景和研究的意义 | 第10-11页 |
| ·国内外寻北仪的研究现状及发展趋势 | 第11-16页 |
| ·国内外惯性技术的研究现状及发展趋势 | 第11-13页 |
| ·国内外挠性陀螺的研究现状及发展趋势 | 第13-15页 |
| ·国内外寻北仪的研究现状及发展趋势 | 第15-16页 |
| ·本文的研究内容 | 第16-17页 |
| 第2章 寻北原理 | 第17-26页 |
| ·坐标系介绍 | 第17-18页 |
| ·寻北原理 | 第18-20页 |
| ·寻北方法研究 | 第20-25页 |
| ·单位置寻北方法 | 第20页 |
| ·二位置寻北方法 | 第20-22页 |
| ·四位置寻北方法 | 第22-24页 |
| ·多位置寻北方法 | 第24-25页 |
| ·本章小结 | 第25-26页 |
| 第3章 系统硬件设计 | 第26-60页 |
| ·挠性陀螺仪建模 | 第26-27页 |
| ·CPLD 与FPGA 的应用 | 第27-33页 |
| ·CPLD 与FPGA 的比较 | 第27-29页 |
| ·CPLD 的选取与应用 | 第29-31页 |
| ·FPGA 的选取与应用 | 第31-33页 |
| ·硬件电路设计 | 第33-45页 |
| ·正弦激励环节设计 | 第33-34页 |
| ·驱动电路设计 | 第34-35页 |
| ·相敏解调电路设计 | 第35-37页 |
| ·带阻滤波器的设计 | 第37-38页 |
| ·校正环节设计 | 第38-39页 |
| ·功率放大器设计 | 第39-40页 |
| ·电源转换设计 | 第40页 |
| ·AD 采样设计 | 第40-43页 |
| ·串口通信设计 | 第43-45页 |
| ·SOPC Builder | 第45-47页 |
| ·系统定制的硬核 | 第47-59页 |
| ·陀螺三相驱动与正弦激励模块 | 第47-51页 |
| ·分频器设计 | 第47-49页 |
| ·陀螺驱动及正弦激励信号设计 | 第49-51页 |
| ·NiosII 处理器 | 第51-52页 |
| ·定制 Interval Timer 内核 | 第52-53页 |
| ·定制JTAG_UART 内核 | 第53-54页 |
| ·定制SDRAM 内核 | 第54-56页 |
| ·定制EPCS 内核 | 第56-57页 |
| ·定制UART 内核 | 第57-58页 |
| ·设置NiosII 系统的复位和异常地址 | 第58-59页 |
| ·本章小结 | 第59-60页 |
| 第4章 系统软件设计 | 第60-68页 |
| ·系统软件设计流程图 | 第60-61页 |
| ·AD 采样模块 | 第61-62页 |
| ·串口通信 | 第62-65页 |
| ·串口中断初始化 | 第62-63页 |
| ·串口接收数据模块 | 第63-64页 |
| ·串口发送数据模块 | 第64-65页 |
| ·解算模块 | 第65-67页 |
| ·本章小结 | 第67-68页 |
| 第5章 误差分析与标定实验 | 第68-84页 |
| ·系统误差分析 | 第68-72页 |
| ·陀螺的安装误差 | 第68-69页 |
| ·陀螺的刻度因数误差与常值漂移误差 | 第69-70页 |
| ·加速度计的刻度因数误差与常值漂移误差 | 第70页 |
| ·转位误差引起的寻北误差分析 | 第70-72页 |
| ·结果分析 | 第72-79页 |
| ·水平状态下寻北 | 第72-75页 |
| ·倾斜状态下寻北 | 第75-79页 |
| ·加速度计与陀螺的标定 | 第79-81页 |
| ·加速度计标定方法 | 第79-80页 |
| ·陀螺的标定 | 第80-81页 |
| ·误差补偿之后的寻北结果 | 第81-83页 |
| ·本章小结 | 第83-84页 |
| 结论 | 第84-85页 |
| 参考文献 | 第85-88页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第88-89页 |
| 致谢 | 第89页 |
