| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第1章 绪论 | 第14-22页 |
| 1.1 课题背景 | 第14-18页 |
| 1.2 国内外研究现状 | 第18-20页 |
| 1.3 课题来源及研究内容和意义 | 第20-21页 |
| 1.4 论文主要内容及结构 | 第21-22页 |
| 第2章 服务器RCM的关键技术 | 第22-35页 |
| 2.1 引言 | 第22页 |
| 2.2 高密度服务器集群技术介绍 | 第22-23页 |
| 2.3 负载均衡技术 | 第23-25页 |
| 2.4 I~2C总线介绍 | 第25-28页 |
| 2.4.1 I~2C总线数据传输 | 第26-27页 |
| 2.4.2 I~2C的仲裁 | 第27-28页 |
| 2.4.3 7位寻址格式 | 第28页 |
| 2.4.4 标准I~2C总线模式的扩展 | 第28页 |
| 2.5 BMC和IPMI介绍 | 第28-30页 |
| 2.6 LatticeFPGA介绍 | 第30-34页 |
| 2.6.1 FPGA内部结构 | 第30-33页 |
| 2.6.2 上电复位机制 | 第33页 |
| 2.6.3 配置方式 | 第33-34页 |
| 2.7 本章小结 | 第34-35页 |
| 第3章 服务器集群RCM设计 | 第35-57页 |
| 3.1 引言 | 第35页 |
| 3.2 整体设计思路和算法 | 第35-42页 |
| 3.2.1 整体架构设计 | 第35-36页 |
| 3.2.2 机箱管理系统的算法 | 第36-41页 |
| 3.2.3 应答响应通信模型设计思路和算法 | 第41-42页 |
| 3.3 基于应答响应通信模型的硬件电路设计 | 第42-56页 |
| 3.3.1 BMC电路设计 | 第42-49页 |
| 3.3.2 FPGA电路设计 | 第49-52页 |
| 3.3.3 MCU电路设计 | 第52-56页 |
| 3.4 本章小结 | 第56-57页 |
| 第4章 基于应答响应通信模型的软件解决方案 | 第57-76页 |
| 4.1 引言 | 第57页 |
| 4.2 开发环境与流程 | 第57-60页 |
| 4.2.1 开发环境 | 第57-58页 |
| 4.2.2 开发流程 | 第58-60页 |
| 4.3 FPGA各个模组功能及设计实现 | 第60-69页 |
| 4.3.1 晶振与时钟树模组 | 第60-62页 |
| 4.3.2 信号同步模组 | 第62-64页 |
| 4.3.3 定时器和计数器模组 | 第64-65页 |
| 4.3.4 应答响应协议实现模组 | 第65-67页 |
| 4.3.5 节点请求仲裁模组 | 第67-68页 |
| 4.3.6 其他组合逻辑 | 第68页 |
| 4.3.7 JTAG接口模块的调试及加载 | 第68-69页 |
| 4.4 FPGA代码结构 | 第69-70页 |
| 4.5 FPGA约束设置 | 第70-72页 |
| 4.5.1 管脚约束 | 第70页 |
| 4.5.2 时序约束 | 第70-72页 |
| 4.6 MCU工作流程 | 第72-73页 |
| 4.7 BMC工作流程 | 第73-75页 |
| 4.8 本章小结 | 第75-76页 |
| 第5章 基于应答响应通信模型的算法仿真验证 | 第76-88页 |
| 5.1 引言 | 第76页 |
| 5.2 功能验证环境搭建 | 第76-77页 |
| 5.2.1 功能验证环境 | 第76-77页 |
| 5.2.2 验证平台搭建 | 第77页 |
| 5.3 仿真与验证结果分析 | 第77-83页 |
| 5.3.1 晶振模组仿真分析 | 第78页 |
| 5.3.2 时钟树生成模块仿真分析 | 第78-79页 |
| 5.3.3 信号同步及消抖模组仿真分析 | 第79-80页 |
| 5.3.4 节点请求仲裁模组仿真分析 | 第80-82页 |
| 5.3.5 整体程序仿真结果分析 | 第82-83页 |
| 5.4 综合后的性能验证 | 第83-86页 |
| 5.5 静态时序分析 | 第86-87页 |
| 5.6 本章小结 | 第87-88页 |
| 结论 | 第88-90页 |
| 参考文献 | 第90-93页 |
| 致谢 | 第93-94页 |
| 附录A 攻读学位期间所发表的学术论文及申请专利目录 | 第94页 |