基于FPGA的IP Camera控制器设计
摘要 | 第4-5页 |
Abstract | 第5页 |
第1章 绪论 | 第9-13页 |
1.1 课题研究的背景和意义 | 第9-10页 |
1.2 IP Camera国内外研究现状 | 第10-11页 |
1.3 论文的主要内容 | 第11-12页 |
1.4 论文的结构安排 | 第12-13页 |
第2章 IPCamera总体设计方案 | 第13-20页 |
2.1 功能特点 | 第13页 |
2.2 方案论证 | 第13-15页 |
2.3 系统总体设计方案 | 第15页 |
2.4 系统开发平台及其部分硬件电路 | 第15-19页 |
2.4.1 FPGA芯片 | 第16-17页 |
2.4.2 SDRAM存储器 | 第17-18页 |
2.4.3 D9M000A网络控制芯片 | 第18-19页 |
2.4.4 时钟和电源部分 | 第19页 |
2.5 本章小结 | 第19-20页 |
第3章 IPCamera基本理论知识 | 第20-30页 |
3.1 可编程片上系统SOPC | 第20-21页 |
3.1.1 SOPC系统架构 | 第20-21页 |
3.1.2 SOPC系统开发流程 | 第21页 |
3.2 JPEG编码算法 | 第21-27页 |
3.2.1 离散余弦变换 | 第23-24页 |
3.2.2 Zigzag扫描排序 | 第24页 |
3.2.3 量化 | 第24-25页 |
3.2.4 熵编码 | 第25-26页 |
3.2.5 JPEG文件格式 | 第26-27页 |
3.3 JPEG解码算法 | 第27页 |
3.4 网络传输协议 | 第27-29页 |
3.5 本章小结 | 第29-30页 |
第4章 IPCamera硬件设计与实现 | 第30-51页 |
4.1 图像数据输入模块 | 第30-39页 |
4.1.1 I2C配置 | 第32-36页 |
4.1.2 图像采集 | 第36-37页 |
4.1.3 色彩转换 | 第37-39页 |
4.2 数据存储模块 | 第39-41页 |
4.2.1 兵乓操作 | 第39-40页 |
4.2.2 SDRAM控制器设计 | 第40-41页 |
4.3 自定义IP核设计 | 第41-45页 |
4.3.1 数据转换接口控制器 | 第42-44页 |
4.3.2 网络传输接口控制器 | 第44-45页 |
4.4 NiosII软核处理器设计 | 第45-49页 |
4.4.1 CPU模块 | 第46页 |
4.4.2 SDRAM存储器 | 第46-47页 |
4.4.3 Avalon总线 | 第47-48页 |
4.4.4 SOPC系统 | 第48-49页 |
4.5 本章小结 | 第49-51页 |
第5章 IPCamera软件设计与实现 | 第51-72页 |
5.1 图像数据采集 | 第51-55页 |
5.1.1 软件开发平台 | 第51-52页 |
5.1.2 图像采集过程 | 第52页 |
5.1.3 图像处理函数 | 第52-55页 |
5.1.4 实验结果 | 第55页 |
5.2 图像JPEG编码 | 第55-66页 |
5.2.1 压缩算法流程 | 第55-56页 |
5.2.2 软件设计实现 | 第56-62页 |
5.2.3 实验结果 | 第62-66页 |
5.3 以太网驱动程序设计 | 第66-71页 |
5.3.1 初始化流程 | 第66-67页 |
5.3.2 数据发送和接收 | 第67-69页 |
5.3.3 中断处理流程 | 第69-70页 |
5.3.4 实验结果 | 第70-71页 |
5.4 本章小结 | 第71-72页 |
第6章 远程客户端设计与实现 | 第72-76页 |
6.1 Socket简介 | 第72-73页 |
6.2 多线程编程 | 第73页 |
6.3 图像JPEG解码算法部分 | 第73-74页 |
6.4 客户端界面 | 第74-75页 |
6.5 本章总结 | 第75-76页 |
第7章 系统测试结果 | 第76-79页 |
7.1 遇到的问题及其解决方法 | 第76页 |
7.2 整体实验平台搭建和测试 | 第76-79页 |
第8章 总结与展望 | 第79-81页 |
8.1 总结 | 第79页 |
8.2 展望 | 第79-81页 |
参考文献 | 第81-85页 |
致谢 | 第85-86页 |
个人简历、在学期间发表的学术论文及研究成果 | 第86页 |