摘要 | 第5-6页 |
Abstract | 第6-7页 |
第一章 绪论 | 第14-22页 |
1.1 幸运成像技术的研究背景 | 第14-16页 |
1.2 国内外研究现状和最新进展 | 第16-17页 |
1.3 FPGA技术简介 | 第17-19页 |
1.3.1 FPGA技术的发展历程 | 第17-18页 |
1.3.2 FPGA技术的优势 | 第18-19页 |
1.3.3 FPGA技术的应用 | 第19页 |
1.4 本课题的来源和研究意义 | 第19-20页 |
1.5 本学位论文的主要内容 | 第20-22页 |
第二章 幸运成像技术的基础理论 | 第22-28页 |
2.1 幸运图像的概率 | 第22-24页 |
2.2 选图 | 第24-25页 |
2.3 配准及叠加 | 第25-27页 |
2.4 本章小结 | 第27-28页 |
第三章 幸运成像算法在FPGA上的设计方案 | 第28-56页 |
3.1 FPGA开发平台介绍 | 第28-34页 |
3.1.1 FPGA开发平台概述 | 第28-29页 |
3.1.2 FPGA开发板简介 | 第29-30页 |
3.1.3 ISE软件简介 | 第30-31页 |
3.1.4 ChipScopePro简介 | 第31-32页 |
3.1.5 ModelSim简介 | 第32-33页 |
3.1.6 VerilogHDL语言简介 | 第33-34页 |
3.2 选图方案 | 第34-47页 |
3.2.1 冒泡排序 | 第35-38页 |
3.2.2 并行全比较排序 | 第38-42页 |
3.2.3 半并行比较排序 | 第42-45页 |
3.2.4 串行比较排序 | 第45-47页 |
3.3 配准方案 | 第47-51页 |
3.3.1 基本的配准方法 | 第47-49页 |
3.3.2 改进的配准方法 | 第49-51页 |
3.4 叠加方案 | 第51-52页 |
3.4.1 叠加方案的设计 | 第51-52页 |
3.4.2 叠加方案的验证 | 第52页 |
3.5 系统的总体设计 | 第52-54页 |
3.5.1 系统结构 | 第52-53页 |
3.5.2 工作流程 | 第53-54页 |
3.6 本章小结 | 第54-56页 |
第四章 幸运成像技术的FPGA实现 | 第56-76页 |
4.1 幸运成像算法实现的硬件平台概述 | 第56-57页 |
4.2 MicroSD卡图像数据读写模块设计 | 第57-60页 |
4.2.1 MicroSD卡及其数据传输模式 | 第57-58页 |
4.2.2 SD卡初始化以及数据读取模块设计 | 第58-60页 |
4.3 幸运成像算法模块的设计 | 第60-67页 |
4.3.1 块存储器的组成和介绍 | 第61-62页 |
4.3.2 最大灰度值查找模块的设计与调试 | 第62-64页 |
4.3.3 最大灰度值排序模块的设计 | 第64-66页 |
4.3.4 选图模块的设计 | 第66页 |
4.3.5 幸运成像算法模块的设计 | 第66-67页 |
4.4 DDR3数据读写模块的设计 | 第67-71页 |
4.4.1 DDR3SDRAM简介 | 第67-68页 |
4.4.2 DDR3数据读写模块的设计 | 第68-69页 |
4.4.3 DDR3简单写信号控制 | 第69-70页 |
4.4.4 DDR3简单读信号控制 | 第70-71页 |
4.5 图像显示模块的设计 | 第71-74页 |
4.5.1 VGA显示简介 | 第72-73页 |
4.5.2 色彩转换 | 第73-74页 |
4.5.3 图像显示模块的设计 | 第74页 |
4.6 系统实现 | 第74-75页 |
4.7 本章小结 | 第75-76页 |
第五章 实验结果及其分析 | 第76-82页 |
5.1 幸运成像算法在CPU+MATLAB上的平台上的实验验证 | 第76-78页 |
5.1.1 原始图像的来源 | 第76页 |
5.1.2 选图比例的确定 | 第76-77页 |
5.1.3 目标位置的确定 | 第77-78页 |
5.2 幸运成像算法在FPGA上的实验验证 | 第78-79页 |
5.2.1 像素数据的比较 | 第78页 |
5.2.2 图像的比较 | 第78-79页 |
5.3 系统运行时间及结果分析 | 第79-81页 |
5.4 本章小结 | 第81-82页 |
第六章 总结和展望 | 第82-86页 |
6.1 工作总结 | 第82-83页 |
6.2 课题展望 | 第83-86页 |
致谢 | 第86-88页 |
参考文献 | 第88-92页 |
附录A 攻读硕士学位期间学术成果 | 第92页 |