摘要 | 第5-6页 |
abstract | 第6页 |
第一章 绪论 | 第15-27页 |
1.1 课题来源 | 第15页 |
1.2 研究背景与国内外研究现状 | 第15-20页 |
1.2.1 研究背景 | 第15-17页 |
1.2.2 国内外研究现状 | 第17-20页 |
1.3 研究目的与意义 | 第20-21页 |
1.4 主要工作及难点与创新点 | 第21-26页 |
1.4.1 本文主要工作 | 第21-24页 |
1.4.2 难点与创新点 | 第24-26页 |
1.5 本文结构安排 | 第26-27页 |
第二章 系统设计方案论证 | 第27-50页 |
2.1 系统需求分析 | 第27-31页 |
2.1.1 指标分析 | 第27-29页 |
2.1.2 业务逻辑拆分 | 第29-31页 |
2.2 系统设计方案 | 第31-37页 |
2.2.1 核心处理器方案论述 | 第31-34页 |
2.2.2 数据总线方案论述 | 第34-36页 |
2.2.3 数据缓存方案论述 | 第36-37页 |
2.3 传输线和信号完整性理论 | 第37-41页 |
2.3.1 阻抗分析 | 第38-39页 |
2.3.2 反射与串扰 | 第39-40页 |
2.3.3 过孔模型 | 第40-41页 |
2.4 万兆以太网接口和协议 | 第41-46页 |
2.4.1 物理层接口标准 | 第41-42页 |
2.4.2 TCP/IP五层模型和协议 | 第42-46页 |
2.5 PCIe接口和协议 | 第46-49页 |
2.5.1 PCIe电气特性 | 第46-47页 |
2.5.2 事务层和TLP数据包 | 第47-48页 |
2.5.3 结合中断的直接内存访问 | 第48-49页 |
2.6 本章小结 | 第49-50页 |
第三章 系统硬件设计 | 第50-83页 |
3.1 系统硬件设计挑战和方案 | 第50-51页 |
3.2 原理图设计 | 第51-62页 |
3.2.1 核心处理器设计 | 第51-53页 |
3.2.2 关键模块和接口设计 | 第53-57页 |
3.2.3 电源模块设计 | 第57-60页 |
3.2.4 复位模块设计 | 第60-61页 |
3.2.5 时钟模块设计 | 第61-62页 |
3.3 PCB信号完整性分析和设计 | 第62-81页 |
3.3.1 叠层结构设计 | 第62-64页 |
3.3.2 单板阻抗设计 | 第64-67页 |
3.3.3 通孔设计 | 第67-68页 |
3.3.4 模块电路设计 | 第68-78页 |
3.3.5 电源完整性设计 | 第78-81页 |
3.4 PCB版图和实物图 | 第81-82页 |
3.5 本章小结 | 第82-83页 |
第四章 系统逻辑和软件设计 | 第83-108页 |
4.1 可编程逻辑框图 | 第83-105页 |
4.1.1 以太网数据模式子系统——队列转发 | 第87-90页 |
4.1.2 以太网数据模式子系统——安全隔离 | 第90-93页 |
4.1.3 主机事务数据模式子系统I——发送端 | 第93-99页 |
4.1.4 主机事务数据模式子系统II——接收端 | 第99-103页 |
4.1.5 系统配置模块 | 第103-105页 |
4.2 上位机软件设计 | 第105-107页 |
4.3 本章小结 | 第107-108页 |
第五章 系统测试 | 第108-122页 |
5.1 硬件调试与测试 | 第108-113页 |
5.1.1 电源模块 | 第108-110页 |
5.1.2 复位和时钟模块 | 第110-111页 |
5.1.3 DDR3 信号 | 第111页 |
5.1.4 高速串行信号 | 第111-113页 |
5.2 可编程逻辑的性能和功能测试 | 第113-120页 |
5.2.1 以太网数据模式子系统——队列转发测试 | 第113-117页 |
5.2.2 以太网数据模式子系统——安全隔离测试 | 第117-118页 |
5.2.3 主机事务数据模式子系统——DMA转发测试 | 第118-120页 |
5.3 理论与实际指标对比 | 第120-121页 |
5.4 本章小结 | 第121-122页 |
第六章 总结展望 | 第122-125页 |
6.1 主要工作总结 | 第122-124页 |
6.2 后续工作及展望 | 第124-125页 |
参考文献 | 第125-129页 |
攻读硕士期间的学术成果 | 第129-131页 |
致谢 | 第131页 |