| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第1章 绪论 | 第10-16页 |
| 1.1 研究背景 | 第10-11页 |
| 1.2 相关技术研究现状 | 第11-14页 |
| 1.2.1 DSSS信号检测方法 | 第11-12页 |
| 1.2.2 DSSS信号扩频码盲估计方法 | 第12-14页 |
| 1.3 研究内容 | 第14-15页 |
| 1.4 章节安排 | 第15-16页 |
| 第2章 基于循环谱相关的MSK/DS信号检测方法 | 第16-26页 |
| 2.1 DSSS通信系统原理 | 第16-17页 |
| 2.1.1 DSSS系统模型 | 第16-17页 |
| 2.1.2 MSK/DS信号数学模型 | 第17页 |
| 2.2 MSK/DS信号循环谱相关检测算法 | 第17-24页 |
| 2.2.1 循环谱相关算法 | 第17-18页 |
| 2.2.2 CA算法原理 | 第18-21页 |
| 2.2.3 检测性能仿真 | 第21-24页 |
| 2.3 本章小结 | 第24-26页 |
| 第3章 基于SMD的码序列盲估计算法 | 第26-44页 |
| 3.1 基于EVD的码序列盲估计算法 | 第26-35页 |
| 3.1.1 EVD算法原理 | 第26-28页 |
| 3.1.2 DSSS信号相关矩阵的特征分解 | 第28-30页 |
| 3.1.3 EVD算法流程 | 第30-32页 |
| 3.1.4 EVD算法性能分析 | 第32-35页 |
| 3.2 基于SVD的码序列盲估计算法 | 第35-43页 |
| 3.2.1 SVD算法模型 | 第35-39页 |
| 3.2.2 SVD算法流程 | 第39-40页 |
| 3.2.3 SVD算法性能分析 | 第40-43页 |
| 3.3 本章小结 | 第43-44页 |
| 第4章 基于PASTd的码序列盲估计算法 | 第44-58页 |
| 4.1 PASTd算法的基本原理 | 第44-47页 |
| 4.2 PASTd算法流程 | 第47-49页 |
| 4.3 PASTd算法性能仿真 | 第49-53页 |
| 4.4 三种码序列盲估计算法的性能比较 | 第53-56页 |
| 4.5 本章小结 | 第56-58页 |
| 第5章 扩频码盲估计算法的实验验证平台设计 | 第58-72页 |
| 5.1 扩频码盲估计算法的选取 | 第58页 |
| 5.2 实验验证平台整体实现方案 | 第58-61页 |
| 5.2.1 FPGA实验验证平台简介 | 第58-60页 |
| 5.2.2 整体实现方案 | 第60-61页 |
| 5.3 软件程序开发 | 第61-69页 |
| 5.3.1 数据采集 | 第61-62页 |
| 5.3.2 PASTd算法的Verilog HDL实现 | 第62-65页 |
| 5.3.3 串口发送 | 第65-67页 |
| 5.3.4 顶层模块 | 第67-69页 |
| 5.4 平台测试及演示验证 | 第69-71页 |
| 5.4.1 设计下载 | 第69-70页 |
| 5.4.2 上位机演示 | 第70-71页 |
| 5.5 本章小结 | 第71-72页 |
| 结论 | 第72-74页 |
| 参考文献 | 第74-78页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第78-79页 |
| 致谢 | 第79页 |