基于FPGA的软件无线电板卡研究与实现
| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第10-16页 |
| 1.1 课题研究背景与意义 | 第10-11页 |
| 1.1.1 研究背景与现实需求 | 第10页 |
| 1.1.2 研究意义 | 第10-11页 |
| 1.2 平台介绍 | 第11-12页 |
| 1.3 论文主要工作 | 第12-13页 |
| 1.4 本论文的内容与结构安排 | 第13-14页 |
| 1.5 本章小结 | 第14-16页 |
| 第二章 软件无线电总体分析与信号汇聚板研究 | 第16-24页 |
| 2.1 软件无线电平台所需板卡介绍 | 第16-17页 |
| 2.1.1 信号汇聚板 | 第16页 |
| 2.1.2 数模/模数转换板卡 | 第16页 |
| 2.1.3 射频板卡 | 第16-17页 |
| 2.2 板卡之间接口分析 | 第17-18页 |
| 2.2.1 信号汇聚板与电脑连接接口 | 第17页 |
| 2.2.2 信号汇聚板与数模/模数转换板卡接口 | 第17-18页 |
| 2.2.3 数模/模数转换板卡与射频板卡接口 | 第18页 |
| 2.3 信号汇聚板需求分析 | 第18页 |
| 2.4 信号处理芯片选型研究 | 第18-21页 |
| 2.5 信号汇聚板工作原理 | 第21-22页 |
| 2.6 木章小结 | 第22-24页 |
| 第三章 信号汇聚板设计 | 第24-50页 |
| 3.1 配置电路设计 | 第24-28页 |
| 3.1.1 JTAG配置电路设计 | 第24-26页 |
| 3.1.2 FPGA自动配置电路设计 | 第26-28页 |
| 3.2 高速串行接口设计 | 第28-33页 |
| 3.2.1 GTX收发器概述 | 第29-30页 |
| 3.2.2 PCI-Express设计 | 第30-31页 |
| 3.2.3 Aurora设计 | 第31-33页 |
| 3.2.4 光模块设计 | 第33页 |
| 3.3 DDR3电路设计 | 第33-37页 |
| 3.3.1 DDR3选型研究 | 第34页 |
| 3.3.2 DDR3接口设计 | 第34-37页 |
| 3.4 QDR设计 | 第37-38页 |
| 3.5 时钟网络设计 | 第38-41页 |
| 3.5.1 系统时钟 | 第38-39页 |
| 3.5.2 时钟合成器AD9518电路设计 | 第39-41页 |
| 3.6 复位电路设计 | 第41-42页 |
| 3.7 QSE接口设计 | 第42-43页 |
| 3.8 电源网络设计 | 第43-49页 |
| 3.8.1 供电系统总体方案设计 | 第43-45页 |
| 3.8.2 具体电源设计 | 第45-47页 |
| 3.8.3 3.3V到2.5V转换电路 | 第47-48页 |
| 3.8.4 上电顺序管理 | 第48-49页 |
| 3.11 其他电路设计 | 第49页 |
| 3.12 本章小结 | 第49-50页 |
| 第四章 信号汇聚板的印刷电路板设计 | 第50-60页 |
| 4.1 高速差分信号完整性分析 | 第50-52页 |
| 4.2 信号汇聚板叠层研究与设计 | 第52-55页 |
| 4.3 信号汇聚板的布局研究与设计 | 第55-57页 |
| 4.4 信号汇聚板布线研究 | 第57-58页 |
| 4.5 信号汇聚板实物 | 第58页 |
| 4.6 本章小结 | 第58-60页 |
| 第五章 信号汇聚板电路调试以及功能验证 | 第60-66页 |
| 5.1 信号汇聚板电源模块调试 | 第60-61页 |
| 5.2 信号汇聚板单板功能测试 | 第61-63页 |
| 5.2.1 高速串行接口测试 | 第61-62页 |
| 5.2.2 AD9518时钟测试 | 第62-63页 |
| 5.3 软件无线电平台系统测试 | 第63-64页 |
| 5.4 本章小结 | 第64-66页 |
| 第六章 总结与展望 | 第66-68页 |
| 参考文献 | 第68-72页 |
| 致谢 | 第72页 |
