高性能芯片时钟树的物理设计与实现
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 引言 | 第8-9页 |
| 1 绪论 | 第9-16页 |
| 1.1 课题的意义和研究现状 | 第9-12页 |
| 1.2 后端物理设计介绍 | 第12-14页 |
| 1.3 时钟网络的重要性 | 第14-15页 |
| 1.4 本文的主要内容及结构 | 第15-16页 |
| 2 时钟网络的理论分析 | 第16-28页 |
| 2.1 芯片中时钟的概念 | 第16-21页 |
| 2.1.1 数据路径 | 第16页 |
| 2.1.2 时钟延迟 | 第16-17页 |
| 2.1.3 时钟偏移 | 第17-21页 |
| 2.1.4 过渡时间 | 第21页 |
| 2.2 时钟网络的顶层分析 | 第21-26页 |
| 2.2.1 H型结构 | 第21-22页 |
| 2.2.2 X-H型结构 | 第22-24页 |
| 2.2.3 网格型时钟结构 | 第24-26页 |
| 2.3 时钟网络中低功耗的设计 | 第26-27页 |
| 2.4 本章小结 | 第27-28页 |
| 3 常规时钟设计方法 | 第28-35页 |
| 3.1 准备工作 | 第28-29页 |
| 3.2 时钟树的综合 | 第29-31页 |
| 3.3 时钟树结果简析 | 第31-35页 |
| 4 时钟网络的实现 | 第35-57页 |
| 4.1 local tree的实现 | 第36-53页 |
| 4.1.1 新的单元库的建立 | 第36-40页 |
| 4.1.2 综合 | 第40-44页 |
| 4.1.3 floorplan的实现 | 第44页 |
| 4.1.4 placement的实现 | 第44-47页 |
| 4.1.5 CTS的实现 | 第47-53页 |
| 4.2 顶层网络的算法和实现 | 第53-57页 |
| 4.2.1 Clock mesh的搭建 | 第53-55页 |
| 4.2.2 Pre mesh tree的搭建 | 第55-57页 |
| 5 结果分析 | 第57-63页 |
| 5.1 实验环境 | 第57页 |
| 5.2 实验结果分析 | 第57-61页 |
| 5.3 时钟偏差分析 | 第61-63页 |
| 结论 | 第63-64页 |
| 参考文献 | 第64-66页 |
| 致谢 | 第66-67页 |
