| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第9-18页 |
| 1.1 课题背景及研究的目的和意义 | 第9-12页 |
| 1.2 国内外研究现状 | 第12-16页 |
| 1.2.1 数据采集系统研究现状 | 第12页 |
| 1.2.2 FPGA 国内外研究现状 | 第12-14页 |
| 1.2.3 嵌入式人机界面国内外研究现状 | 第14-16页 |
| 1.3 本文主要研究内容 | 第16-18页 |
| 第2章 数据采集系统总体方案设计 | 第18-24页 |
| 2.1 数据采集系统总体架构设计 | 第18-21页 |
| 2.1.1 数据采集系统构成 | 第18-19页 |
| 2.1.2 多路 AD 同步数据采集方案设计 | 第19-20页 |
| 2.1.3 基于 ISA 总线的多参量数据采集系统采集卡设计 | 第20页 |
| 2.1.4 基于 FPGA 的加速度计测试系统设计 | 第20-21页 |
| 2.2 数据采集上位机软件功能需求 | 第21-23页 |
| 2.2.1 图形用户界面应用程序 Qt | 第21页 |
| 2.2.2 通信机制命名管道 | 第21-22页 |
| 2.2.3 Windows 下对端口数据采集实现 | 第22-23页 |
| 2.2.4 图形界面库 Qwt | 第23页 |
| 2.3 本章小结 | 第23-24页 |
| 第3章 数据采集卡的硬件设计 | 第24-37页 |
| 3.1 数据采集卡的模块划分 | 第24页 |
| 3.2 数据采集卡的硬件电路设计 | 第24-34页 |
| 3.2.1 FPGA 电路模块设计 | 第24-29页 |
| 3.2.2 AD 转换电路模块设计 | 第29-30页 |
| 3.2.3 差分信号转单端信号模块设计 | 第30-31页 |
| 3.2.4 单端信号转差分信号模块设计 | 第31-32页 |
| 3.2.5 ISA 卡综合模块电路设计 | 第32-34页 |
| 3.3 硬件电路设计主要事项及硬件调试方法 | 第34-36页 |
| 3.3.1 电路设计注意事项 | 第34-35页 |
| 3.3.2 硬件调试注意事项及方法 | 第35-36页 |
| 3.4 本章小结 | 第36-37页 |
| 第4章 数据采集卡的嵌入式软件设计 | 第37-54页 |
| 4.1 摆式陀螺积分加速度计 | 第37-38页 |
| 4.2 FPGA 嵌入式软件设计的 QuartusII 环境 | 第38页 |
| 4.3 FPGA 功能模块 | 第38-39页 |
| 4.4 定数计时功能模块 | 第39-46页 |
| 4.4.1 定数计时模块概况 | 第39-41页 |
| 4.4.2 定数计时模块编写 | 第41-46页 |
| 4.5 定时计数功能 | 第46-47页 |
| 4.6 外部角度基准触发功能 | 第47-49页 |
| 4.7 其它功能模块 | 第49-53页 |
| 4.7.1 鸟笼测速模块 | 第49-50页 |
| 4.7.2 主轴测速模块 | 第50-51页 |
| 4.7.3 地址译码模块 | 第51页 |
| 4.7.4 中断模块 | 第51-53页 |
| 4.8 本章小结 | 第53-54页 |
| 第5章 数据采集系统软件设计和调试 | 第54-66页 |
| 5.1 数据采集系统软件的功能架构 | 第54-55页 |
| 5.2 数据通信模块 | 第55-57页 |
| 5.3 底层 I/O 模块 | 第57-59页 |
| 5.4 数据采集系统整体调试 | 第59-65页 |
| 5.4.1 零位脉冲触发试验试验方案 | 第60页 |
| 5.4.2 定数计时模块调试 | 第60-61页 |
| 5.4.3 主轴速率调试 | 第61页 |
| 5.4.4 鸟笼速率调试 | 第61-62页 |
| 5.4.5 多参量数据采集系统现场调试 | 第62-65页 |
| 5.5 本章小结 | 第65-66页 |
| 结论 | 第66-67页 |
| 参考文献 | 第67-71页 |
| 致谢 | 第71页 |
