| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-17页 |
| 1.1 课题背景 | 第8-11页 |
| 1.2 国内外研究现状 | 第11-15页 |
| 1.2.1 太阳敏感器 | 第11-14页 |
| 1.2.2 抗SEU加固方法 | 第14-15页 |
| 1.3 课题主要研究内容 | 第15-17页 |
| 第2章 数字太敏SoC结构分析及SEU敏感单元提取 | 第17-30页 |
| 2.1 数字太敏SOC中SEU敏感单元分析 | 第17-22页 |
| 2.1.1 Leon3处理器 | 第19-20页 |
| 2.1.2 数据预处理模块及Star1000接口 | 第20页 |
| 2.1.3 总线及其他Leon3平台外设 | 第20-22页 |
| 2.2 加固方法 | 第22-28页 |
| 2.2.1 对触发器的加固 | 第22-23页 |
| 2.2.2 对FSM的加固 | 第23-25页 |
| 2.2.3 对SRAM的加固 | 第25-26页 |
| 2.2.4 对处理器的加固 | 第26-28页 |
| 2.3 整体方案 | 第28-29页 |
| 2.4 本章小结 | 第29-30页 |
| 第3章 数字太敏SoC抗SEU加固设计实现 | 第30-44页 |
| 3.1 LEON3处理器整型单元加固设计 | 第30-39页 |
| 3.1.1 七级整型流水结构 | 第30-32页 |
| 3.1.2 三端口寄存器堆加固 | 第32-36页 |
| 3.1.3 流水线重启机制原理及实现 | 第36-39页 |
| 3.2 LEON3处理器CACHE系统加固设计 | 第39-42页 |
| 3.2.1 循环冗余校验方法研究 | 第39-40页 |
| 3.2.2 高可靠Cache系统实现 | 第40-42页 |
| 3.3 FSM及数据预处理模块中SRAM的加固设计 | 第42-43页 |
| 3.3.1 FSM加固 | 第42-43页 |
| 3.3.2 数据预处理模块中SRAM的加固 | 第43页 |
| 3.4 本章小结 | 第43-44页 |
| 第4章 功能验证与加固效果分析 | 第44-51页 |
| 4.1 功能仿真验证 | 第44-46页 |
| 4.1.1 流水线重启 | 第44-45页 |
| 4.1.2 强制Cache不命中 | 第45页 |
| 4.1.3 One-Hot码加自检测的FSM加固方法 | 第45-46页 |
| 4.2 FPGA验证 | 第46-48页 |
| 4.2.1 整体功能验证 | 第46-47页 |
| 4.2.2 资源及性能分析 | 第47-48页 |
| 4.3 TMR加固效果分析 | 第48-50页 |
| 4.3.1 故障注入实验结果 | 第49页 |
| 4.3.2 实验结果分析 | 第49-50页 |
| 4.4 本章小结 | 第50-51页 |
| 结论 | 第51-52页 |
| 参考文献 | 第52-56页 |
| 攻读硕士学位期间发表的论文及其它成果 | 第56-58页 |
| 致谢 | 第58页 |
