低谐波失真多位ΣΔ加速度计接口电路设计
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第9-20页 |
| 1.1 课题背景与意义 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-18页 |
| 1.2.1 国内外加速度计研究现状 | 第10-15页 |
| 1.2.2 国内外接口电路研究现状外 | 第15-18页 |
| 1.3 主要研究内容 | 第18-20页 |
| 第2章 ΣΔ 电容式加速度计工作原理 | 第20-29页 |
| 2.1 引言 | 第20页 |
| 2.2 敏感结构数学模型 | 第20-21页 |
| 2.3 前端信号检测原理 | 第21-23页 |
| 2.4 ΣΔ 电容式加速度计工作原理 | 第23-24页 |
| 2.5 ΣΔ 调制器原理 | 第24-28页 |
| 2.5.1 过采样技术 | 第24-25页 |
| 2.5.2 噪声整形原理 | 第25-26页 |
| 2.5.3 多位量化技术 | 第26页 |
| 2.5.4 数据加权平均技术 | 第26-28页 |
| 2.6 本章小结 | 第28-29页 |
| 第3章 加速度计系统级分析及建模 | 第29-45页 |
| 3.1 引言 | 第29页 |
| 3.2 加速度计系统工作原理 | 第29页 |
| 3.3 敏感结构离散化分析 | 第29-32页 |
| 3.4 系统噪声分析 | 第32-36页 |
| 3.5 系统非线性分析 | 第36-39页 |
| 3.6 加速度计系统级设计 | 第39-44页 |
| 3.7 本章小结 | 第44-45页 |
| 第4章 ΣΔ 微加速度计接口ASIC设计 | 第45-63页 |
| 4.1 引言 | 第45页 |
| 4.2 机械结构电学模型 | 第45-46页 |
| 4.3 接口电路设计 | 第46-58页 |
| 4.3.1 前级电荷敏感电路设计 | 第46-48页 |
| 4.3.2 CMOS开关设计 | 第48页 |
| 4.3.3 相位补偿器设计 | 第48-50页 |
| 4.3.4 运算放大器设计 | 第50-53页 |
| 4.3.5 调制器设计 | 第53-54页 |
| 4.3.6 DWA模块设计 | 第54-55页 |
| 4.3.7 比较器设计 | 第55-56页 |
| 4.3.8 时钟控制电路设计 | 第56-58页 |
| 4.4 加速度计系统仿真 | 第58-59页 |
| 4.5 版图设计 | 第59-62页 |
| 4.5.1 布局布线设计 | 第60页 |
| 4.5.2 匹配性设计 | 第60页 |
| 4.5.3 可靠性设计 | 第60-61页 |
| 4.5.4 整体版图 | 第61-62页 |
| 4.6 本章小结 | 第62-63页 |
| 结论 | 第63-64页 |
| 参考文献 | 第64-70页 |
| 致谢 | 第70页 |
