短猝发扩频信号接收关键技术研究及实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 课题来源与背景介绍 | 第15-16页 |
| 1.2 国内外研究现状 | 第16-17页 |
| 1.3 论文框架结构与章节安排 | 第17-19页 |
| 第二章 基础知识 | 第19-29页 |
| 2.1 猝发通信 | 第19-20页 |
| 2.1.1 猝发通信的原理 | 第19页 |
| 2.1.2 猝发通信信号处理技术 | 第19页 |
| 2.1.3 猝发通信的优点 | 第19-20页 |
| 2.2 扩频通信 | 第20-24页 |
| 2.2.1 扩频技术的理论基础 | 第20页 |
| 2.2.2 直接序列扩频技术 | 第20-21页 |
| 2.2.3 扩频系统的处理增益 | 第21-22页 |
| 2.2.4 小m序列 | 第22-24页 |
| 2.3 定点数的表示和运算 | 第24-25页 |
| 2.4 LDPC码（低密度奇偶校验码） | 第25-27页 |
| 2.4.1 LDPC码简介 | 第25-26页 |
| 2.4.2 LDPC码译码 | 第26页 |
| 2.4.3 LDPC码的构造方法 | 第26-27页 |
| 2.5 流水线技术 | 第27-28页 |
| 2.6 本章小结 | 第28-29页 |
| 第三章 接收端关键技术理论研究和仿真 | 第29-49页 |
| 3.1 数字滤波器 | 第29-30页 |
| 3.2 同步捕获 | 第30-42页 |
| 3.2.1 滑动捕获方法介绍 | 第31-32页 |
| 3.2.2 匹配相关法介绍 | 第32-33页 |
| 3.2.3 PMF-FFT原理介绍 | 第33-40页 |
| 3.2.4 同步捕获门限的动态自适应调整 | 第40页 |
| 3.2.5 同步捕获后的数据定时 | 第40-42页 |
| 3.3 锁相技术 | 第42-46页 |
| 3.3.1 数字锁相环的基本原理 | 第42-43页 |
| 3.3.2 一种新型的复数数字锁相环 | 第43-45页 |
| 3.3.3 锁相环工作性能分析 | 第45-46页 |
| 3.4 LDPC译码 | 第46-48页 |
| 3.5 本章小结 | 第48-49页 |
| 第四章 接收端关键技术的FPGA实现 | 第49-67页 |
| 4.1 匹配滤波器的FPGA设计实现 | 第50-52页 |
| 4.2 同步捕获 | 第52-62页 |
| 4.2.1 同步捕获实现方案的确定 | 第52-54页 |
| 4.2.2 同步捕获各模块的详细实现 | 第54-62页 |
| 4.3 解扩与数字锁相环的FPGA实现 | 第62-64页 |
| 4.4 LDPC译码模块的FPGA实现 | 第64-66页 |
| 4.5 系统接收端资源占用情况 | 第66页 |
| 4.6 本章小结 | 第66-67页 |
| 第五章 总结和展望 | 第67-69页 |
| 参考文献 | 第69-71页 |
| 致谢 | 第71-73页 |
| 作者简介 | 第73-74页 |
