| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·课题背景 | 第7页 |
| ·课题研究的目的和意义 | 第7页 |
| ·课题的主要研究工作 | 第7-8页 |
| ·论文结构安排 | 第8-11页 |
| 第二章 波形生成模块原理及电路实现 | 第11-27页 |
| ·FPGA 开发典型流程 | 第11-12页 |
| ·基于 FPGA 的 DDS 原理 | 第12-13页 |
| ·性能参数的确定 | 第13-14页 |
| ·指令解析模块(Order_analysis)设计 | 第14-16页 |
| ·相位累加器模块（PHASE_ADD）设计 | 第16-18页 |
| ·信号幅度调节模块（Scope_ctr）设计 | 第18-19页 |
| ·波形表生成模块（DP_RAM）设计 | 第19-22页 |
| ·D/A 转换电路（DAC）设计 | 第22-24页 |
| ·低通滤波器的设计 | 第24-26页 |
| ·本章小结 | 第26-27页 |
| 第三章 指令控制模块原理及电路实现 | 第27-53页 |
| ·指令控制模块关键技术（UART） | 第27页 |
| ·系统模块构成 | 第27-28页 |
| ·I~2C 总线接口模块设计 | 第28-33页 |
| ·直接存储器接口模块设计 | 第33-38页 |
| ·波特率产生模块设计 | 第38-39页 |
| ·UART 发送模块设计 | 第39-41页 |
| ·UART 接收模块设计 | 第41-44页 |
| ·发送 FIFO 写控制模块设计 | 第44-46页 |
| ·发送 FIFO 读控制模块设计 | 第46-47页 |
| ·接收 FIFO 读控制模块设计 | 第47-49页 |
| ·接收 FIFO 写控制模块设计 | 第49-51页 |
| ·信号从 uartclk 到 pclk 同步模块设计 | 第51-52页 |
| ·本章小结 | 第52-53页 |
| 第四章 系统的仿真验证 | 第53-59页 |
| ·直接数字频率合成器的仿真验证流程 | 第54页 |
| ·基于 MODELSIM 的 EDA 仿真工具 | 第54-55页 |
| ·主要模块的功能仿真验证 | 第55-57页 |
| ·本章小结 | 第57-59页 |
| 第五章 系统的综合优化和板级验证 | 第59-65页 |
| ·系统的综合优化 | 第59-61页 |
| ·系统的板级测试 | 第61-63页 |
| ·本章小结 | 第63-65页 |
| 第六章 总结与展望 | 第65-67页 |
| ·论文总结 | 第65-66页 |
| ·工作展望 | 第66-67页 |
| 致谢 | 第67-68页 |
| 参考文献 | 第68-71页 |