| 中文摘要 | 第1-6页 |
| Abstract | 第6-11页 |
| 第一章 绪论 | 第11-17页 |
| ·课题研究的背景和意义 | 第11-12页 |
| ·可测性设计的重要性 | 第12-14页 |
| ·嵌入式存储器测试的发展情况 | 第14-15页 |
| ·本文主要研究内容 | 第15-17页 |
| 第二章 存储器故障分析与测试算法研究 | 第17-40页 |
| ·存储器模型及工作原理 | 第17-20页 |
| ·存储器功能模型 | 第17-18页 |
| ·SRAM存储单元及其工作原理 | 第18-20页 |
| ·嵌入式存储器的主要故障 | 第20-28页 |
| ·固定故障(SAF,Stuc-at Fault) | 第20-21页 |
| ·转换故障(TF,Transition Fault) | 第21页 |
| ·耦合故障(Coupling Fault) | 第21-22页 |
| ·临近图形敏感故障(NPSF,Neighborhood Pattern Sensitive Fault) | 第22-23页 |
| ·读干扰故障(Read Disturb Fault) | 第23页 |
| ·预充故障(Pre-charge Fault) | 第23-24页 |
| ·错误写入故障(False Write Through) | 第24页 |
| ·数据保持故障(Data Retention Fault) | 第24-26页 |
| ·地址解码器故障(Decoder Fault) | 第26-27页 |
| ·存储器故障系统的图解 | 第27-28页 |
| ·嵌入式存储器的测试方法 | 第28-31页 |
| ·存储器直接存取测试 | 第28-29页 |
| ·存储器内建自测试 | 第29-30页 |
| ·片上微处理器测试 | 第30页 |
| ·嵌入式存储器测试方法的比较 | 第30-31页 |
| ·内建自测试简介 | 第31-32页 |
| ·RAMBIST算法研究 | 第32-39页 |
| ·MSCAN测试 | 第32-33页 |
| ·GALPAT算法 | 第33页 |
| ·算法型测试序列 | 第33-34页 |
| ·棋盘测试 | 第34-35页 |
| ·March算法 | 第35-37页 |
| ·各种测试算法的有效性 | 第37-38页 |
| ·本文采用的测试算法 | 第38-39页 |
| ·本章小结 | 第39-40页 |
| 第三章 实速测试系统的设计 | 第40-67页 |
| ·实速测试 | 第40-41页 |
| ·SRAM BIST系统架构 | 第41-42页 |
| ·BIST子模块实现 | 第42-53页 |
| ·BIST地址产生器 | 第43-47页 |
| ·BIST控制器 | 第47-50页 |
| ·响应比较及反馈控制模块 | 第50-53页 |
| ·SRAM BIST系统仿真 | 第53-56页 |
| ·BIST系统的验证 | 第53-54页 |
| ·SRAM BIST与Memory IP结合验证 | 第54-56页 |
| ·实速测试系统时钟电路的设计 | 第56-63页 |
| ·内部高频时钟产生模块 | 第56-60页 |
| ·四相位时钟的产生模块 | 第60-63页 |
| ·实速测试系统的测试原理 | 第63-66页 |
| ·实速测试系统的测试模式 | 第63-65页 |
| ·实速测试系统的测试原理 | 第65-66页 |
| ·本章小结 | 第66-67页 |
| 第四章 实速测试系统的测试 | 第67-77页 |
| ·实速测试测试芯片 | 第67-69页 |
| ·实速测试系统的测试 | 第69-76页 |
| ·实速测试系统测试环境 | 第69-70页 |
| ·SRAM功能验证 | 第70-72页 |
| ·SRAM存取时间测量 | 第72-76页 |
| ·本章小结 | 第76-77页 |
| 第五章 总结 | 第77-79页 |
| ·总结 | 第77-78页 |
| ·本文的不足及展望 | 第78-79页 |
| 参考文献 | 第79-82页 |
| 硕士期间发表论文 | 第82-83页 |
| 致谢 | 第83页 |
